共查询到19条相似文献,搜索用时 109 毫秒
1.
2.
利用仿真器接口实现TMS320C6X DSP FLASH的烧写及应用程序自引导 总被引:2,自引:0,他引:2
在一些脱机运行的DSP应用中,通常需要在系统加电后自行将代码从外扩存储器中装载到内部DSP中去执行,实现此种功能的系统称为引导装载系统。这是DSP开发中的重点和难点之一,关系到系统的可靠性和处理速度。文中详细分析了TI公司TMS320C6X DSP的引导加载过程及原理,在此基础上设计并实现了主机(PC机)利用仿真器通过JTAG口实现对DSP外部配置的FLASH存储器的在线编程。并以TI公司的DSP(TMS320C6701)结合ST公司的FLASH存储器(SST39VF040)为例,详细叙述了从FLASH引导程序的实现方法,并针对其中重要的命令文件和用户引导程序,给出了相应的示例文件和部分源代码。 相似文献
3.
引导装载是DSP系统设计中必不可少的重要环节。文章对TI公司TMS320C6711中FLASH引导装载的概念、方法及特点做了详细阐述 ,同时以SST公司的FLASH存储器(SST39VF040)为例 ,设计了一个利用FLASH进行引导装载的系统方案 ,并给出了相应的自加载程序源代码。 相似文献
4.
要实现DSP系统的用户代码自动加载,其二次引导及FLASH在线编程技术是重点和难点。基于TMS320C6416 DSP,详细论述了如何在CCS下配置存储区、代码段和数据段,编写二次引导程序,及如何将COFF文件转换为便于FLASH烧写的.hex文件。并以SST39VF040 FLASH为例,介绍了通过CCS擦写FLASH,实现FLASH在线编程的方法。并给出了相应的代码。 相似文献
5.
TI数字信号处理器TMS320C6X系列需要从外部的存储器中引导应用程序,这是开发中的难点之一,关系到系统的可靠性。针对TI公司的TMS320C6201/6701中FLASH引导装载的方法进行了详细的阐述,同时以AT公司的FLASH(AT29LV040A)为例,设计一个利用FLASH进行引导装载的系统方案,并给出了相应的自动加载程序的设计和实现过程。 相似文献
6.
TI 数字信号处理器TMS320C6X系列需要从外部的存储器中引导应用程序,这是开发中的难点之一,关系到系统的可靠性.针对TI公司的TMS320C6201/6701中FLASH引导装载的方法进行了详细的阐述,同时以AT公司的FLASH(AT29LV040A)为例,设计一个利用FLASH进行引导装载的系统方案,并给出了相应的自动加载程序的设计和实现过程. 相似文献
7.
以TMS320VC5402为例,介绍由数字信号处理器(DSP)与并口EPROM或FLASH存储器组成独立工作系统的特点及方法,并对并行引导装载模式进行深入的分析及研究,通过实例说明整个程序引导装载的实现过程。 相似文献
8.
介绍了TMS320VC5402型DSP的并行引导装载模式,同时分析了并行引导装载模式的优缺点。针对用户在构建脱机独芷运行系统时遇到的程序分段数多和程序引导空间不够的问题,提出一种改进型DSP并行引导装载模式设计方案。 相似文献
9.
以目前世界上最新、处理能力最强的定点数字信号处理器(DSP)——德州仪器公司的TMS320C6455为例,介绍了DSP程序的FLASH加载模式,分析了FLASH加载过程,将TMS320C6455与AMD公司的AM29LV033C相结合,给出了系统的硬件连接和完整的烧写程序,并研究了自举引导的实现方法以及DSP程序的二次引导方法,证明了该引导方法的可行性和有效性。 相似文献
10.
用DSP软件编程实现的引导装载系统 总被引:2,自引:0,他引:2
在一些脱机运行的DSP应用中 ,通常需要在系统加电后自行将代码从外扩存储器中装载到内部DSP中去执行 ,实现此种功能的系统称为引导装载系统。文中以TI公司的DSP(TMS320VC5410)结合ST公司的FLASH存储器 (M29W400T)为例 ,给出了一个利用DSP软件编程实现对FLASH进行读写操作的通用引导装载系统设计方案。 相似文献
11.
文中详细描述了TMS320C6727DSP两种引导方式,并给出了在工程应用的实现方法.这两种方法都避免了在设计过程中使用外部程序存储芯片,节约了布线空间和设计成本.在引导过程中,主机能够验证写入DSP芯片的数据,提高了系统的可靠性. 相似文献
12.
To realize a low-voltage operation NAND flash memory, a new source-line programming scheme has been proposed. This architecture drastically reduces the program disturbance without circuit area, manufacturing cost, program speed, or power consumption overhead. In order to improve the program disturbance characteristics, a high program inhibit voltage is applied to the channel from the source line, as opposed to from the bit line of the conventional scheme. The bit-line swing is decreased to 0.5 V to achieve a lower power consumption. Although the conventional NAND flash memory cannot operate below 2.0 V due to the program disturbance issue, the proposed NAND flash memory shows excellent program disturbance characteristics irrespective of the supply voltage. A very fast programming of 192 μs/page and a very low power operation of 22 mW at 1.4 V can be realized in the proposed scheme 相似文献
13.
Based on the structure and bootloader principle of DSP system, a method for the remote updation, debugging and self-loading of DSP system is developed by Ethernet. Hardware circuit and DM9000 driven program are presented and TCP/IP protocol is embedded into DSP. Through the re-mapping of external memory address, it is easy to implement the load of program section selectively and DSP self-boot. The experimental results show that the problem of high cost in system maintenance by conventional field debugging b... 相似文献
14.
Niles Kynett V. Fandrich M.L. Anderson J. Dix P. Jungroth O. Kreifels J.A. Lodenquai R.A. Vajdic B. Wells S. Winston M.D. Yang L. 《Solid-State Circuits, IEEE Journal of》1989,24(5):1259-1264
Describes the design and performance of a 245-mil/sup 2/ 1-Mbit (128K*8) flash memory targeted for in-system reprogrammable applications. Developed from a 1.0- mu m EPROM-base technology, the 15.2- mu m/sup 2/ single-transistor EPROM tunnel oxide (ETOX) cell requires only 42 percent of the area required by the previous 1.5- mu m device. One of the most significant aspects of this 1-Mbit flash memory is the one-million erase/program cycle capability. The 1-Mbit memory exhibits 90-ns read access time while the reprogramming performance gives a 900-ms array erase time and a 10- mu s/byte programming rate. Ample erase and program margins through one-million erase/program cycles are guaranteed by the internal verify circuits. Column redundancy is implemented with the utilization of flash memory cells to store repaired addresses.<> 相似文献
15.
电子设备中经常使用Flash存储器存储数据,这必须配备相应的驱动程序.常用的Flash存储器芯片都有现成的驱动程序,但这些驱动程序都是针对单片Flash存储器的,而在实际系统中为满足存储空间的需求,通常将多片Flash存储器拼起来,为方便上层程序读写数据,驱动程序中必须考虑地址对齐问题.基于VxWorks操作系统,采用MPC8240 CPU,提出了4×16位Flash存储器驱动程序设计方法,讨论了各种情况下的地址对齐问题,给出了程序流程和部分源代码,并为上层程序提供了两个接口函数. 相似文献
16.
17.
Hsiu-Fen Chou A. Ching-Song Yang E. Cheng-Jye Liu Hsiu-Hsiang Pong Ming-Chi Liaw Ten-Sen Chao Ya-Chin King Huey-Liang Hwang Ching-Hsiang Hsu C. 《Electron Devices, IEEE Transactions on》2001,48(7):1386-1393
In this paper a recently proposed bidirectional tunneling program/erase (P/E) NOR-type (BiNOR) flash memory is extensively investigated. With the designated localized p-well structure, uniform Fowler-Nordheim (FN) tunneling is first fulfilled for both program and erase operations in NOR-type array architecture to facilitate low power applications. The BiNOR flash memory guarantees excellent tunnel oxide reliability and is provided with fast random access capability. Furthermore, a three-dimensional (3D) current path in addition to the conventional two-dimensional (2D) conduction is proven to improve the read performance. The BiNOR flash memory is thus promising for low-power, high-speed, and high-reliability nonvolatile memory applications 相似文献
18.
The operation of the flash memory, which has matured over the last five years from a novelty product, is described. Both dual and single supply voltage devices are considered. Flash memory cycling, data reliability, program/erase algorithms, and blocking are discussed. Three approaches to flash memories are examined. The uses of these devices and some new architectures are considered 相似文献