倒装芯片封装技术概论

高密度电子封装正朝着小型化、高I/O密度、更好的散热性和高的可靠性方向发展,传统引线键合技术已经无法满足要求。先进的倒装芯片封装技术由于具有较高的单位面积内I/O数量、短的信号路径、高的散热性、良好的电学和热力学性能,在电子封装中被广泛关注。底部填充胶被填充在芯片与基板之间的间隙,来降低芯片与基板热膨胀系数不匹配产生的应力,提高封装的稳定性。然而,流动底部填充胶依赖于胶的毛细作用进行填充,存在很多缺点。为了克服这些缺点,出现了非流动底部填充胶,以改善倒装芯片底部填充工艺。文章回顾了倒装芯片封装技术的发展,阐述了流动和非流动底部填充胶的施胶方式和性质。     

环境老化对底部填充胶性能的影响

焊球可靠性是电子封装过程中重点关注的问题之一,底部填充胶被引入电子封装领域用来匹配基板和芯片之间的热膨胀系数,从而保护焊球,提高焊球的可靠性,但是底部填充胶的引入也会出现老化过程中一些由材料本体变化造成的可靠性问题.该文主要研究了几种老化处理对底部填充胶热机械性能和黏接性能的影响.对于胶水的热机械性能,经过水热老化处理...     

MEMS器件贴片工艺研究

贴片工艺是MEMS封装中的关键工艺。根据残余应力理论,应用有限元方法和试验技术研究了贴片胶杨氏模量和热膨胀系数对贴片应力和芯片翘曲的影响。结果表明:杨氏模量和热膨胀系数是影响贴片应力和芯片翘曲的重要因数。杨氏模量越大,贴片后产生的应力越大,引起芯片的翘曲越大,但杨氏模量大到一定数值后,应力不会再增大,反而对应力具有一定的隔离作用;热膨胀系数越大,贴片后产生的应力越小,引起芯片的翘曲越小,反之,引起芯片的翘曲越大。在满足粘接强度和工艺条件下,选用软胶有利于减小应力和芯片翘曲。     

一种多芯片封装(MCP)的热仿真设计

集成电路封装热设计的目的在于尽可能地提高封装的散热能力,确保芯片的正常运行。多芯片封装(MCP)可以提高封装的芯片密度,提高处理能力。与传统的单芯片封装相比,由于包含多个热源,多芯片封装的热管理变得更为关键。本文针对一种2维FBGAMCP产品,进行有限元建模仿真,并获得封装的热性能。通过热阻比较的方式,分析了不同的芯片厚度对封装热性能的影响。针对双芯片封装,通过对不同的芯片布局进行建模仿真,获得不同的芯片布局对封装热阻的影响。最后通过封装热阻的比较,对芯片的排列布局进行了优化。分析结果认为芯片厚度对封装热阻的影响并不明显,双芯片在基板中心呈对称排列时封装的热阻最小。     

环氧塑封料泊松比对球栅阵列封装可靠性的影响

随着电子封装行业的迅猛发展,业界对封装结构可靠性的要求也越来越严格.目前大多数人将泊松比视为定值,这将在一定程度上影响可靠性评估.为了进一步提高可靠性,适当考虑材料泊松比对封装结构的影响具有重要的工程实践意义.该文利用有限元分析法,通过设计芯片仿真和板级封装仿真,分别探究了环氧塑封料泊松比对芯片翘曲、芯片界面应力以及板...     

MEMS高g加速度传感器封装热应力的研究

封装热应力是导致MEMS器件失效的主要原因之一,本文设计了一种MEMS高g加速度传感器,并仿真研究了传感器在封装过程中的热应力及影响其大小的因素。根据封装工艺,建立设计的高g加速度传感器封装的有限元模型,利用AN-SYS软件仿真传感器在不同的贴片工艺中受到的热应力及影响热应力的因素。结果显示,在封装中,与直接贴片到管壳底部相比,MEMS高g加速度传感器芯片底面键合高硼硅玻璃后再贴片到管壳底部时,封装热应力可从135MPa降低到33MPa;在贴片工艺中,基板的热膨胀系数和贴片胶的弹性模量、热膨胀系数及厚度是影响封装热应力的主要因素;在健合工艺中,基板和键合温度主要影响到热应力的大小。     

基于多晶硅填充的TSV工艺制作

硅通孔( TSV)技术用于MEMS器件可实现器件结构的垂直互联,达到减小芯片面积、降低器件功耗等目的。对TSV结构的刻蚀和填充工艺进行了研究,通过优化ICP刻蚀工艺参数获得了端口、中部、底部尺寸平滑减小、深宽比大于20∶1的硅通孔;利用LPCVD技术实现了基于多晶硅的通孔无缝填充;经测试,填充后通孔绝缘电阻达10 GΩ以上,电绝缘性能良好。     

FT1500处理器中仿真驱动的DDR3封装设计

针对高性能微处理器封装中DDR3的信号完整性和电源完整性问题,提出了仿真驱动的封装设计方法：在设计之初通过前仿真制定准确的设计规则和目标,在设计过程中通过仿真指导设计优化,在设计完成后用后仿真验证设计结果。应用该方法设计了FT1500芯片封装,实测结果表明,该芯片的DDR3接口可以稳定工作在1400Mbps。     

铂薄膜电阻温度传感器封装研究

封装可以保护铂薄膜电阻温度传感器避免机械损伤,减弱薄膜高温下热挥发和团聚现象,提升器件综合性能.设计了一种玻璃釉料/高温陶瓷胶/氧化铝3层复合封装结构.通过合理设计封装结构,选择封装材料,优化封装工艺,调节各层材料热膨胀系数(Coefficient of Thermal Expansion,CTE),减小了热应力,提升了封装可靠性.根据CTE和熔融温度加和性系数计算法则设计玻璃成分,制备玻璃粉末,优化玻璃釉料黏度,制备玻璃釉料.通过对玻璃粉末进行热分析,研究烧结温度对玻璃的影响,设计玻璃釉料烧结曲线,完成铂薄膜电阻封装.实验发现封装层结构致密,封装后电阻响应时间较短,封装提升了电阻温度系数(Temperature Coefficient of Resistance,TCR)和高温(850℃)稳定性.研究表明这种封装结构有利于提升电阻温度传感器的综合性能.该研究对铂薄膜电阻封装具有指导价值.     

一种基于Chiplet集成技术的超高阶路由器设计

高带宽、低延迟的高阶路由器对于构建大规模可扩展的互连网络有着重要的作用,但是受限于单个路由芯片设计复杂度的不断增加以及摩尔定律、登纳德缩放定律的放缓与停滞,在单个路由芯片上扩展更多的端口数将变得越来越难。Chiplet将多个裸片以特定的方式集成在一个高级封装内,形成具有特定功能的大芯片,以此解决芯片设计中涉及的规模、研制成本和周期等方面的问题。根据Chiplet集成技术的思想,利用已有的路由芯片,提出了一种基于Chiplet的128端口高阶路由器,这种高阶路由器内部是一个由多个Switch Die以二层胖树拓扑构成的网络。通过实际的RTL级代码仿真测试,对比于单芯片的高阶路由器设计方式,所设计的路由器在扩展了更多端口数的同时,还能够达到较好的性能。     

MEMS器件热致封装效应的解析建模研究

由封装结构热失配引入的结构变形和应力将对MEMS器件性能产生显著影响,即热致封装效应.基于单元库法思想构建了封装后MEMS器件的解析模型.新建锚区、芯片、封装基板等标准单元,利用节点分析法描述了各结构单元间的热弹性耦合行为,以此作为封装效应评估的基础.利用该模型计算了热致封装效应对常规芯片粘接封装的双端固支梁器件主要性能参数的影响.     

基于芯片封装的微系统模块PDN设计优化

随着IC芯片的供电电源趋向低电压以及大电流，基于2.5D硅通孔技术（Through-Silicon-Via,TSV）、倒扣焊、高温共烧陶瓷（High Temperature Co-fired Ceramics,HTCC）、3D堆叠等的微系统模块的电源分配系统（Power DeliveryNetwork,PDN）的设计越来越重要。芯片电流经过PDN互连产生输出噪声，这些互连必须提供一个较优低阻抗的信号返回路径，保持芯片焊盘间恒定的供电电压且维持在一个很小的容差范围内，通常在5%以内。基于芯片封装系统（Chip Package System, CPS），结合TSV硅基板、HTCC管壳、PCB三级协同对微系统模块PDN提出设计及优化方法，从直流设计、交流阻抗设计分别进行阐述，并运用芯片电源模型（Chip Power Model, CPM），结合时域分析实现了电源纹波PDN低阻抗设计。     

集成电路封装技术的现状和未来

本文首先介绍了集成电路封装技术的国内外现状及发展方向，然后分别评论了插装封装、表面贴装和芯片在接贴装的关键技术及应用情况，并比较了各种IC封装的结构、热参数、电参数和易制造性。最后对我国IC封装技术的发展提出了建议。     

一种封装管壳快速建模方法

随着芯片工作频率越来越高,越来越多的封装被应用于高速电子系统。IC 封装的电性能在整个系统性能上 起着越来越重要的作用。工程师经常会遇到基板层数减少或者电源地管脚数量有限,但以Wirebond 形式封装的IC 仍要工作 在超高的频率。在封装电性能未知的情况下要确认整个芯片是否能正常工作将非常困难,这将会影响产品推向市场的时间。 为了提高设计效率及成功率,有必要从Chip-Package-Board 的系统仿真中找出设计的盈余。基于此原因,需要评估出封装管 壳的寄生参数并用于系统的仿真。本文介绍了一种管壳建模的快速方法。     

QFN的主要特点

QFN(Quad Flat No-lead Package,方形扁平无引脚封装)是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴的表面贴装芯片封装技术。由于底部中央的大暴露焊盘被焊接到PCB的散热焊盘上,这使得QFN具有极佳的电和热性能。QFN的主要特点有:·表面贴装封装·无引脚焊盘设计占有更小的PCB区域·非常薄的元件厚度(<1mm),可以满足对空间有严格要求的应用·非常低的阻抗、自感,可满足高速或者微波的应用·具有优异的热性能,主要是因为底部有大面积散热焊盘·重量轻,适合便携式应用     

TO-252封装电磁仿真分析

随着工艺尺寸的缩小和工作频率提高,表面贴片式封装技术中的PCB板和键合线都可能对电路的电气特性产生影响,因此有必要对这种封装技术进行信号完整性的分析。文章介绍了一种表面贴片封装TO-252,采用3D电磁仿真软件HFSS进行建模,分析仿真PCB板材、厚度和键合线的长度、拱高、根数及键合线间的距离对封装设计中信号传输的影响,为实物封装设计起指导作用。     

集成加速度传感器敏感芯片性能影响因素及其仿真分析

从集成加速度传感器敏感芯片结构参数的设计入手,分析了支撑梁厚度、电容初始间隙、质量块等敏感芯片结构参数对传感器灵敏度、非线性等性能的影响.同时利用结构分析软件ANSYS进行仿真分析,并对优化后的敏感芯片结构参数进行验证,结果表明:该结构的敏感芯片使加速度传感器灵敏度能够达到10 mV/gn以上,非线性优于2％.     

基于速度载荷法的板级电子封装跌落失效分析

在ABAQUS软件中,建立了板级TSOP(thin small outline package)封装跌落/冲击问题的三维有限元模型.采用速度载荷法,研究了PCB(printed circuit board)、芯片引脚等的动力学响应,分析了不同支撑条件对仿真结果的影响,并结合板级TSOP封装跌落破坏实验对TSOP封装芯片的焊点失效机理进行了研究.实验结果表明,芯片的惯性力和芯片安装部位PCB的弯曲变形对焊点应力都有较大影响,焊点应力峰值出现在冲击后2ms到3ms之间,这与PCB跌落变形过程中中心部位和碰撞面"二次碰撞"所产生的芯片安装部位弯曲变形密切相关,TSOP封装芯片引脚部位的瞬时拉应力和剪切应力是导致焊点失效的主要原因.     

SiC高温电容压力传感器封装结构优化

高温压力传感器,在航空航天及工业领域有广阔的应用前景.由于工作在高温环境中,需要进行封装结构和优化,以减小器件因热膨胀系数不匹配而产生的热应力.以热机械方程为理论基础,利用ANSYS Workbench计算机仿真工具,通过计算被封装元件表面的Von-Mises应力,调整衬底直径、衬底厚度以及粘合层厚度,对封装结构进行优化实验,结果表明,采用优化后的封装结构,传感器工作于500℃时,敏感元件中心应力值减小为原来的0.37％,器件的稳定性得到大幅提高.     

COB封装中热－机械耦合效应的研究*

COB(Chip on Board)是微电子和MEMS中常用的封装工艺之一,但该封装结构中由于多层异质材料耦合引入的热失配将对器件的性能和可靠性产生重要影响.建立了适于求解结构表面热变形分布的理论模型,利用数字散斑相关方法对COB封装在热载荷下的表面热变形分布进行实验测量,并比较了不同封装配置对结构热变形的影响.利用实验结果和有限元模拟验证了理论模型,并讨论了该模型在封装-器件协同设计中的指导意义.