力旺推出高电压制程OTP提升芯片良率与性能

新竹讯：力旺电子日前宣布完成0．15μm高电压制程之Neobit硅智财的技术开发。力旺电子的嵌入式非挥发性内存Neobit硅智财已广泛地建置于组件制造整合厂（IDM）与晶圆代工厂高压制程平台之上，其涵盖了0．6μm、0．5μm、0．35μm、0．25μm、0．22μm、0．18μm与0．15μm的制程技术。     

苏州国芯32位RISC核通过华虹NEC 0．25微米工艺验证

华虹NEC与苏州国芯科技有限公司宣布，苏州国芯科技有限公司的32位RISC CPU CS320内核，日前在华虹NEC的0．25微米标准工艺验证通过。标志着用户可以直接采用CS320内核设计基于华虹NEC 0．25μm工艺的SoC产品。     

台积电投资6．9亿美元抢进40nm制程

据DigiTimes网站报道,台积电日前董事会决议,将投资6．9亿美元,扩充12英寸晶圆厂的45nm和40nm制程产能。同时,也核准资本预算1．74亿美元购买8英寸晶圆厂设备,用以将部分0．18μm逻辑制程产能升级为0．11μm CMOS图像传感器制程、0．11μm逻辑制程、0．13μm高压制程及0．18μm射频制程产能。此外,并将部分0．35μm逻辑制程产能升级为MEMS制程产能。     

台积电松江厂产能将快速扩充

台积电松江厂于2004年10月实现量产，当前产能已从2004年底的15000片／月跃升到了31000片／月。随着今年年初中国台湾对大陆开放0．18μm工艺制程后，台积电松江厂现已导入0．18μm工艺，并实现了量产。     

台湾有望年底前开放半导体0．18μm登陆大陆

来自中国台湾的消息，台湾工商时报周一报道，考虑到台湾半导体企业进大陆投资公司的市场竞争力，制程门槛将一并由此前的0．25μm进一步放宽为0．18μm。消息称，如决定放宽制程门槛，则已获准赴大陆投资的台极电等也将适用此项政策。力晶和茂德科技大陆投资建设Ф200mm厂方案也有望在12月中旬获得审议通过。     

CMP设备市场及技术现状

综述了全球CMP设备市场概况及适应 0 1 8μm工艺平坦化要求的CMP技术现状 ,给出了向30 0mm圆片转移过程中CMP技术占用成本及CMP设备性能指标。     

0.07μm的CMOS技术

据《NEC技报》1996年第5期报道，NEC最近开发了栅长为0．07μm的CMOS。在1．5V电源电压下，其迟延时间为19．7ps。这种0．07μmCMOS器件采用如下技术：①为了控制因栅长缩短而引起的阈值电压下降，采用了35um深度的源一漏连接技术；②为防止栅阻抗下降而开发了p－n型钨多边栅（tungstpolysidegate）电极技术；③为降低寄生电容而采用了离子注入技术；④采用0．07μm约电子束曝光技术。0.07μm的CMOS技术@孙再吉     

宏力半导体发布最新低成本高效率0.18μmOTP制程

上海宏力半导体制造有限公司（宏力半导体）,是专注于差异化技术的半导体制造业领先企业之一,日前发布了其最新的0.18μmOTP（一次编程）制程平台。该低成本高效率OTP技术平台基于宏力半导体自身的0．18μm逻辑制程,结合了第三方OTP。采用3．3V作为核心器件,从而省去了0．18μm标准逻辑制程中的1．8V器件,因此可以节省至少5层光罩。由于该OTP是建立在相同的逻辑制程基础上,所以不需要额外的制程步骤。     

转换器

0613076 采用平面光波电路全光学串联-并联转换器的40 Gbit／s 16-bit标签识别=40 Gbit／s 16-bit label recognition using planar-lightwave-circuit-based all-optical serialto -parallel converter[刊,英]／R．Takahashi,T．Yasui／／ Electronics Letters．-2003,39(15)．-1135(E)     

LSI公司在日本建立新Fab

LSILogic公司计划在日本的Tsukuba建立新Fab，以生产数字家用电子设备的IC。计划到2000年，开始生产0．13μm技术的200mm圆片，可达20000片／月。初算建立Fab费用为7580O万日元。公司在Greshan．Ore的工厂。已生产了0．25μm技术的电路。而新Fab将是公司的第三个厂家，由子公司     

适用200mm圆片、0.5μm线宽的半导体设备

本文论述了开发200mm圆片、0.5μm线宽半导体设备的必要性,并介绍4种适用200mm圆片、0.5μm线宽的半导体设备。     

基于多种EDA工具的ASIC设计流程

本文结合 RISC-CPU实例，采用华虹NEC提供的0．35μm3．3v的工艺库，介绍了利用多种EDA工具进行设计ASIC的实现原理及方法，其中包括设计输入、功能仿真．逻辑综合、时序仿真．布局布线．版图验证等具体内容。并以实际操作介绍了整个ASIC设计流程。     

0.15μm低压CMOS工艺技术改进

0.15μm低压CMOS制程是一种前段采用0.13μm标准工艺,后段采用0.15μm标准工艺的特殊制程.该制程制造的电路具有运行速度快、电源功耗低、器件集成度高等特点,非常适合我国目前的设计水平和市场应用.但是这种特殊制程的工艺稳定性和兼容性相对较差,最突出的问题就是前段的漏电流较大;同时该制程对晶圆边缘区域与中央区域的线宽一致性提出了更高的要求.介绍了一种通过改进窄沟道氧化物隔离层的制造工艺方法,来降低漏电流,并通过调整晶圆的曝光方式来提高晶圆边缘区域的良率.     

湿法刻蚀应对圆片减薄后翘曲问题的探讨

随着微电子产业的发展,圆片直径越来越大、厚度越来越薄。一些本来不被关注的问题逐渐凸现出来。当150mm、200mm甚至300mm的圆片被减薄到200μm或者200μm以下时,圆片本身的刚性将慢慢变得不足以使其保持原来平整的状态。文章从圆片减薄后产生翘曲的直观表象入手,分析了产生翘曲问题的根本原因,采用湿法刻蚀的方式去除了圆片因减薄形成的背面损伤层,改善了圆片减薄后的翘曲问题。     

2007中国晶原代工市场群雄逐鹿，战况将极为激烈

台积电对当局的此项决定表示欢迎，并表示此举将有助于该公司在大陆地区的市场竞争。台积电何丽梅副总经理表示，未来台积电在大陆除了既有的0．35及0．25μm制程能力外，将加入0．18μm制程，更有利于为客户在大陆地区提供符合其需要的制造服务，相信此举可以争取到更多的订单，并且扩大台积电在大陆地区的市场占有率。     

CMP设备市场及技术现状

综述全球CMP设备市场概况及适应0.18μm工艺平坦化要求的CMP技术现状，给出了向Φ300mm圆片转移过程中CMP技术占用成本及CMP设备性能指标。     

一种15ns的1兆位CMOS SRAM

我们研制了一种256k字×4位结构体1兆位CMOS静态存贮器，它的制造是采用0．8μm双层多晶、双层铝、双阱CMOS工艺技术。其单元尺寸小：5．2μm×8．5μm，芯片尺寸为6．15mm×15.21mm。通过采用新的电路技术，得到了15ns的快速存取时间。该技术为。一个PMOS负载译码器，一个三级动态增益控制读出放大器，并结合补偿技术及反馈电容技术。电路的动态电流较低，在20MHz时为50mA，静态电流也低，对TTL为15mA，而CMOS则为2μA。     

发展特色工艺,推动金卡工程

国家金卡工程是我国信息化建设的四个起步工程之一，1994年由电子工业部牵头，会同邮电部、中国人民银行、内贸部、公安部、国家旅游局等部门联合组织在12个省市试点启动实施。为了配合国家金卡工程建设，华虹NEC自2001年起不断地开发出独具特色的eNVM工艺，从0．35μm到目前的0．13μm工艺，华虹NEC一直保持着eNVM技术的领先地位。已经成功地开发并生产出二代居民身份证、手机SIM卡、银行卡、社保卡等一系列智能卡产品，其中二代证和SIM卡的国内市场占有率都达到了70％以上，极大地推动了国家金卡工程快速发展，也为国家的信息化建设贡献了自己的力量。     

NEC即将推出V850E／Dx3系列汽车仪表板用32位微控制器

NEC日前发表一款针对汽车仪表板开发的32位微控制器V850E／Dx3系列，产品预定于2006年4月开始样品出货，设计、生产制程采厢0.15微米CMOS技术，与该公司现有采用0．25微米制程的V850ES／Dx2相比，其处理效能大幅提升了40%。     

AMD取得初步禁制令

美商超微半导体(AMD)日前宣布一九九六年四月五日(星期五)美国加州Santa Clara高等法院发出初步禁制令,禁止Hyundai Electronics America使用或泄露AMD快闪记忆体及有关生产制程的商业秘密。该项禁制令同