基于VHDL语言的8位ALUIP核设计

本文介绍了利用VHDL语言获得8位微处理器中的算术逻辑单元电路的方法，并通过计算机仿真和硬件实验证明了设计的正确性，得到了一个可以重复利用的IP核。     

用VHDL语言设计数字系统

通过对工频频率表设计过程的介绍,阐述了电子设计自动化设计的特点及主要的设计过程、设计方法。利用ＶＨＤＬ语言设计可提高电路设计的效率,并通过电子设计自动化软件的强大仿真功能,对电路功能进行全面仿真。将这一技术应用于电力系统的电子设备的设计中,能减小设备体积、降低功耗,提高可靠性,减少上市时间,将设计风险降至最小,是未来数字系统设计的发展方向。     

基于VHDL语言的数字钟层次化设计与实现

EDA技术的关键就是用硬件描述语言来描述数字系统,简化了数字系统的设计过程。利用VHDL语言描述数字钟系统,采用自顶向下的方式设计,详述了数字钟底层文件中每个模块的设计思路,及顶层文件的生成,并通过下载仿真,最终实现了系统的设计,具有一定的可行性。     

VHDL语言设计数字电路

在许多家电和工业的控制电路中,为了提高电路的稳定性或控制精度,已经把模拟信号转化为数字信号进行处理,所以数字电路在实际生活当中占很重要的位置,本文详细介绍了如何用VHDL语言开发数字电路,大大的简化了对工控电路的设计并且减低了成本。     

用VHDL语言设计数字系统

通过对工频频率表设计过程的介绍,阐述了电子设计自动化设计的特点主主要的设计过程,设计方法。利用ＶＨＤＬ语言设计可提高电路设计的频率,并通过电子设计自动化软件在仿真功能,对电路功能进行全面仿真。将这一技术诮地电力系统的电子设备的设计中,能减小设备体积、降低功耗,提高可靠性,减少上市时间,将设计风险降至最小,是未来数字系统设计的发展方向。     

VHDL语言及应用的项目化教学探索

基于VHDL语言及应用的特点,探讨了项目化教学的具体实施方法。通过有趣的项目激发学生学习兴趣,引导学生一步步适应和喜欢项目化教学,提高了教学效果,培养了学生的设计能力和创造能力,做到了因材施教,为学生从高校到企业的零距离转变奠定了基础。     

基于VHDL的全数字单稳态电路研究

对在大规模可编程逻辑器件中实现单稳态电路的方法和程序设计进行了探讨,给出了实现不可重触发和可重触发功能的单稳态电路的VHDL程序,并对所有程序进行了计算机仿真。分析了影响全数字单稳态电路定时精度的原因及解决方法。     

VHDL语言在现代数字系统中的应用

介绍了VHDL硬件描述语言在一个简单数字系统设计中的具体应用过程，论述了VHDL语言在基本结构和基本特征以及在现代数字系统中的重要地位和作用。     

基于VHDL语言的信号发生器的设计与实现

本文介绍一种基于VLDL的采用自顶而下设计方法实现的信号发生器。该设计方法具确外围电路简单，程序修改灵活和调试容易等特点，并通过计算机仿真和实验证明了设计的正确性。     

VHDL语言在电子设计自动化中的应用

介绍了VHDL语言及其基本特点和VHDL强大的仿真工具Active-VHDL，并结合例子描述了VHDL语言在数字电路设计仿真调试阶段所起的重要作用，仿真通过之后需要进行综合才能完成设计工作。结合使用VHDL的仿真和综合工具进行电子设计自动化设计的实际芯片取得了令人满意的结果。     

VHDL与数字电路设计

介绍VHDL语言所具有的强大设计功能和广泛的应用领域,并将其运用于具体数字电路设计.通过对设计结果的分析,阐述了VHDL在数字电路设计中的优越性.并指出VHDL在电子电路设计中的缺点及其未来的发展方向.     

利用VHDL语言实现Hopfield神经网络运算

VHDL语言作为一种硬件描述语言,其并行执行的特点适合仿真神经网络,便于神经网络的硬件实现,本文简要介绍了Hopneld神经网络算法,并用VHDL语言设计和实现了Hopfield神经网络模块。Hopneld神经网络模块可应用到加密芯片上,模拟非线性函数控制伪随机序列的输出。     

基于VHDL语言的可编程逻辑系统的设计方法

提出一种基于VHDL语言的可编程逻辑系统的设计方法。阐述了可编程逻辑器件和VHDL语言的特点,说明了采用VHDL语言和可编程逻辑器件进行数字系统设计的有效性,并给出设计步骤。VHDL语言和可编程逻辑器件的结合作为一种强有力的设计方式,将为设计者的产品上市带来创纪录的速度。     

软硬件协同设计中SystemC数据类型到VHDL可综合代码转换

SystemC在软硬件协同设计中发挥着越来越重要的作用,而如何把SystemC的描述的模型转换成可综合的HDL代码已经成为软硬件协同设计的关键问题.文中提出把SystemC的数据类型转换成综合的VHDL代码的方法,并利用这种方法把一个SystemC语言描述的三态门模型转换成可综合的VHDL代码.此方法为IC设计者开发SystemC到可综合的VHDL代码的转换工具提供了一种思路,具有实用价值.     

VHDL语言在改进伺服系统性能中的应用

针对提高电机转子分辨率来改善永磁同步电动机伺服系统低速性能,应用VHDL语言对信号处理电路进行描述,并对处理电路进行了仿真和试验.结果表明了这种方法的可行性和实用性.     

基于CPLD的虚拟智能频率计的VHDL设计

介绍以CPLD为虚拟频率计核心，通过MAX PLUSⅡ开发平台，在Windows95/98下用Delphi5.0实现操作界面，由PC机Delphi5.0实现操作界面，由PC机中CPU对外周期信号实现10^-5精度的智能化频率测量的VHDL设计思想和实现方案。     

基于VHDL的数字密码锁设计

本文主要介绍运用VHDL技术设计数字密码锁的方法。本设计采用自顶向下的数字系统设计方法,将数字密码锁系统分解为若干子系统,并且进一步细划为若干模块,然后用硬件描述语言VHDL来设计这些模块,并且分别进行软件和硬件的仿真。仿真结果表明:该数字密码锁能够校验3位十进制数密码,且可以预置密码,显示输入密码,具有输入错误指示,解码有效指示等相应的状态指示。该密码锁体积小,功耗低,操作简单,不怕掉电,维护和升级都十分方便,具有较好的应用前景。