微带结构的高增益低噪声放大器的设计

低噪声放大器是射频收发系统中常用且重要的核心器件，但是低噪放的匹配问题在高频段内往往得不到很好的解决。为实现低噪放在较高频段内还能有良好的输入输出及级间匹配，文中将此前几乎没有应用到低噪放匹配领域的并联匹配枝节和高低阻抗两种匹配网络结构创新性地应用到低噪放的输入输出匹配中，并通过ADS仿真软件对两种结构进行性能分析和对比，最终确定并联枝节匹配网络性能更佳。后选取NEC公司生产的NE3511S02晶体管，最终设计了一款双级低噪声放大器，其主要工作频率在8.5～11.5 GHz，增益高达25.5 dB，增益平坦度在±1.5 dB以内，低噪声低于0.6 dB，输入输出驻波比均小于1.9。此外，将该低噪放的尺寸参数进行一定程度的调整，最终参数波动不大，证明了该低噪声放大器具有良好的稳定性，符合实用要求。     

GPS与北斗二代双频接收机低噪放模块设计实现

设计并实现了一款覆盖GPS L1波段和北斗二代B1波段的低噪放模块。该模块中的低噪声放大器使用分立元件搭建,匹配电路调试灵活,满足了模块对输入输出驻波的高要求。测试结果表明,低噪放模块增益为26 dB,带内增益平坦,输入输出驻波＜1.5,噪声系数＜2 dB,带外抑制度80 dBc,输出1 dB压缩点8 dBm,满足了导航系统接收机前端对低噪放模块的要求。     

0.13微米CMOS双通道超宽带低噪声放大器设计

本文设计了一款超宽带低噪声放大器,并对设计流程进行分析仿真.该低噪放采用双通道结构,有效的输入阻抗匹配、平稳的增益和低噪声等性能可以同时实现.应用ADS工具TSMC 0.13μm CMOS工艺库的仿真结果表明,其最大功率增益为14.2dB,在8GHz频点的IIP3为-4dBm,输入、输出反射系数分别小于-10.2dB和-10.89dB,噪声指数单调下降到1.46dB,并且总功耗和带内最大增益摆幅较低.     

一种基于单转差电路和电阻衰减网络的适用于电视调谐器的可变增益低噪声放大器

本文给出了一种基于单端转差分电路和电阻衰减网络的高动态范围可变增益低噪声放大器,该宽带低噪放可以应用于电视调谐器应用。本文给出了单端转差分电路详细的噪声和线性度分析和比较并提出了一种电阻衰减网络,该衰减网络提供每级6dB的恒定衰减和输入阻抗匹配。芯片在SMIC 0.18μm CMOS 1P6M的工艺下制造,测试结果表明,在1.8V电源电压下,该低噪放最大增益为21.3dB,最小噪声系数为3.0dB,IIP3和IIP2分别为0.9dBm和26.3dBm,增益范围达36.4dB,总体功耗小于18mW。     

运用级间并联电感的级联CMOS低噪声放大器的优化设计

本文介绍了一种运用级间并联电感优化CMOS低噪声放大器的设计方法。传统的级联低噪声放大器可以从两级级联放大器的角度出发,视为共源级和共栅级的级联,由于共栅极的极好的隔离性,两级放大器可以分别设计。理论分析表明：在共源极和共栅极间引入级间匹配网络,即并联一个电感加强两极间的耦合,可以有效的改善低噪放的功率增益和噪声性能。文章最后用一个工作于5GHz的低噪放的设计实例,验证了理论分析的正确性。     

宽带低噪声放大器有源集成天线设计

针对传统有源天线存在的线路损耗问题,提出一款新型宽带低噪声放大器有源集成天线.该设计将天线同时作为辐射元件和有源电路的匹配部分,在不使用任何输入匹配网络的情况下,将低噪放管与天线高度集成,实现有源电路和无源天线一体化.本文设计采用AV-AGO公司的GaAs HEMT低噪放管,通过加载缝隙的倒F天线实现了32％的匹配带宽...     

反射面相控馈源阵的动态阻抗匹配

对于相控阵馈源,其前端低噪放的噪声系数直接影响系统整体性能,在技术途径上,减小系统前端噪声系数的关键之一就是改善阵元与有源前端的匹配,即阻抗匹配。对于单个天线,阻抗匹配就是使得天线的输入阻抗等于低噪放的最佳源阻抗。但是对于相控阵,阵列的动态阻抗依赖于波束形成系数并且随着波束指向的变化而变化,阻抗匹配是比较复杂的。针对反射面相控馈源阵系统,采用HFSS鄄MATLAB 联合仿真的方法,设计了馈源天线和低噪放,自动完成天线参数和低噪放最佳源阻抗的优化实现动态阻抗匹配和多波束平均最优阻抗匹配,最后系统仿真进行了验证。     

低Q值匹配网络超宽带低噪声放大器设计

提出了一种基于低Q值匹配网络的超宽带低噪声放大器(LNA)的设计方法。该方法将LC滤波电路加入偏置电路中,以降低系统噪声同时调节匹配网络Q值;通过选择合适的反馈回路,提高LNA的带宽并调节匹配网路Q值;利用匹配电路结构及优化的Q值,解决了放大器频带窄、噪声高、增益低的问题。测试结果表明,在频段1.5 GHz~2.5 GHz内,其纹波特性低于1 dB,增益达到25 dB。将实测结果与仿真结果相比较,验证了该设计方法的合理性,与传统LNA设计方法相比,采用低Q值匹配网络的设计方法结构简单、性能优越,具有广泛的应用价值。     

一种利用栅极电感峰化和噪声抵消技术的CMOS宽带低噪声放大器的设计

本文给出了一种应用于多模多标准接收机的宽带低噪声放大器的设计。采用噪声抵消技术实现了低噪声特性,同时采用栅极电感峰化技术实现了宽带平稳增益,进而提高了高频处得噪声性能。芯片在0.18 μm CMOS 工艺下制造,测试结果表明,该低噪放的-3dB带宽为2.5 GHz,增益为16 dB。在300 MHz 到2.2 GHz 带宽内的增益变化在0.8 dB之内。噪声系数为3.4 dB,不同频点处测得的平均IIP3 为-2 dBm。该低噪放的核心芯片面积为0.39mm2, 在1.8V供电电压下,抽取直流电流11.7 mA。     

220GHz低噪声放大器研究

基于IHP锗硅BiCMOS工艺,研究和实现了两种220 GHz低噪声放大器电路,并将其应用于220 GHz太赫兹无线高速通信收发机电路。一种是220 GHz四级单端共基极低噪声放大电路,每级电路采用了共基极（Common Base, CB）电路结构,利用传输线和金属-绝缘体-金属(Metal-Insulator-Metal, MIM)电容等无源电路元器件构成输入、输出和级间匹配网络。该低噪放电源的电压为1.8 V,功耗为25 mW,在220 GHz频点处实现了16 dB的增益,3 dB带宽达到了27 GHz。另一种是220 GHz四级共射共基差分低噪声放大电路,每级都采用共射共基的电路结构,放大器利用微带传输线和MIM电容构成每级的负载、Marchand-Balun、输入、输出和级间匹配网络等。该低噪放电源的电压为3 V,功耗为234 mW,在224 GHz频点实现了22 dB的增益,3 dB带宽超过6 GHz。这两个低噪声放大器可应用于220 GHz太赫兹无线高速通信收发机电路。     

采用噪声抵消技术的宽带SiGe HBT 低噪声放大器设计

宽带低噪声放大器的输入匹配需要兼顾阻抗匹配和噪声匹配.通常,这两个指标是耦合在一起的.现有的宽带匹配技术需要反复协调电路参数,在阻抗匹配和噪声匹配之间折衷,给设计增大了难度.提出一种噪声抵消技术,通过两条并联的等增益支路,在输出端消除了输入匹配网络引入的噪声,实现阻抗匹配和噪声匹配的去耦.基于Jazz 0.35 μm SiGe工艺,设计了一款采用该噪声抵消技术的宽带低噪声放大器.放大器的工作带宽为0.8-2.4 GHz,增益在 16 dB以上,噪声系数小于3.25 dB, S11在-17 dB以下.     

射频宽带低噪声放大器的设计与仿真

介绍了一种射频宽带低噪声放大器的设计过程,包括稳定性分析、偏置电路设计和匹配电路设计等内容.设计采用E-PHEMT晶体管(ATF-55143)器件模型和其他元件模型.通过采用ADS技术进行电路和电磁仿真,结果表明设计的放大器完全满足性能指标要求.     

S波段小型化微带低噪声放大器的研制

对具有极低噪声系数的超小型微带放大器进行了设计和讨论。与以往同类工作有很大不同、为了实现LNA小型化的目的,对匹配电路和直流偏置网络采用多次曲折线的形式。常规的纯电路模型仿真方法失效,而采用场路混合仿真的方法。结果表明：采用多次曲折线的形式使实际样品加工尺寸大大缩小;场路混合仿真的设计方法精度高,样品实测性能大大优于预期指标。     

有源相控阵接收系统的噪声测试

讨论有源相控阵中接收系统的噪声测试问题。在推广了IRE噪声系数定义的基础上 ,采用Y参数法可测得在特定条件下各通道接收组件、子阵组件或整个接收阵的有效输入噪声温度。讨论中可设定各通道接收组件的有效输入噪声温度和增益均不相同 ,并考虑了功率合成网络的损耗、不等功率合成和两层功率合成网络等情况     

一种基于各向异性尺度空间的SAR图像匹配算法

针对斑点噪声对合成孔径(SAR)图像匹配算法的影响,提出了一种基于各向异性尺度空间的SAR图像匹配算法。首先,采用加性算子分裂算法解方案来构建各向异性尺度空间,在滤除斑点噪声的同时更好地保留图像细节;然后,在非线性尺度空间中提取特征点,并采用改进的SURF描述子描述特征,弱化斑点噪声对匹配的影响;最后,采用变换参数约束策略筛选匹配点对,提高匹配正确率。该方法既保持了同名点的精度还增加了同名点的数量,通过对不同极化、时相、波段以及不同视角下多种地物的匹配实验,验证了该方法的优越性。     

WPAN系统中LNA设计的串联反馈仿真优化法

本文首先根据WPAN系统对LNA的特殊要求，阐述同时实现最低F和最小VSWR的条件，然后分析反馈网络对LNA噪声性能的影响，综合比较三种无耗网络反馈形式的性能，详细讨论串联电感对LNA匹配阻抗的作用，并在此基础上，提出一种将串联电感反馈与优化仿真相结合的LNA设计方法，给出了LNA最终设计的仿真及实测结果。该方法不仅解决了最低噪声匹配与最小输入反射匹配之间的矛盾，还大大缩短了设计时间，由其设计出的2．4GHz晶体管LNA有助于目前WPAN系统性能的提高，且成本低廉，具有广阔的应用前景。     

复杂电磁环境下射频前端的设计与实现

复杂电磁环境对超短波射频前端的抗大信号的能力和低噪声的能力提出了严格的挑战,通过选择合适的组成方案来满足噪声和动态的双重要求。利用仿真分析手段,采用良好的匹配方式,达到低噪声的设计要求。分析了器件在实际电路布局中的相互影响,采用合理的设计手段,达到电路的优化设计。经过试验测试验证了射频前端在频带内外的稳定性情况,得到性能优良、工作稳定的室外射频前端,满足了工程应用。     

Integrated Circuits of Map Chaos Generators

A chaotic noise is one of the most important implements for information processing such as neural networks. It has been suggested that chaotic neural networks have high performance ability for information processing. In this paper, we report two designs of a compact chaotic noise generator for large integration circuits using CMOS technology. The chaotic noise is generated using map chaos. We design both of the logistic map type and the tent map type circuits. These chaotic noise generators are compact as compared with the other circuits. The results show that the successful chaotic operations of the circuits because of the positive Lyapunov number. We calculate the Lyapunov exponents to certify the results of the chaotic operations. However, it is hard to estimate its accurate number for noisy data using the conventional method. And hence, we propose the modified calculation of the Lyapunov exponent for noisy data. These two circuits are expected to be utilized for various applications.     

Development of Integrated Broad-Band CMOS Low-Noise Amplifiers

This paper presents a systematic design methodology for broad-band CMOS low-noise amplifiers (LNAs). The feedback technique is proposed to attain a better design tradeoff between gain and noise. The network synthesis is adopted for the implementation of broad-band matching networks. The sloped interstage matching is used for gain compensation. A fully integrated ultra-wide-band 0.18-mum CMOS LNA is developed following the design methodology. The measured noise figure is lower than 3.8 dB from 3 to 7.5 GHz, resulting in the excellent average noise figure of 3.48 dB. Operated on a 1.8-V supply, the LNA delivers 19.1-dB power gain and dissipates 32 mW of power. The gain-bandwidth product of the UWB LNA reaches 358 GHz, the record number for the 0.18-m CMOS broad-band amplifiers. The total chip size of the CMOS UWB LNA is 1.37 times 1.19 mm².     

基于反馈技术的宽带低噪声放大器的设计

介绍了宽带放大器的设计方法和负反馈技术。选用增益高、噪声小的高电子迁移率晶体管（HEMT）ATF54143,利用负反馈和宽带匹配技术,设计制作了一个高增益低噪声放大器,并借助于安捷伦公司的微波电路仿真软件ADS进行仿真和优化。测试表明,在50-300 MHz的频率范围内,低噪声放大器的增益大于22 dB,平坦度小于±0.3 dB,噪声系数小于1.25,输入驻波小于1.4,输出驻波小于1.3。