一种11位80 MS/s分段式电流舵DAC的设计与验证

基于SMIC 0.13 μm CMOS工艺,在3.3 V/1.2 V(模拟/数字)双电源下,设计了一种11位80 MS/s的数/模转换器(DAC)。电路采用分段式电流舵结构,高6位为温度计码,低5位为二进制码。该DAC应用于无线通信SoC的模拟前端。IP核尺寸为960 μm ×740 μm,功耗40 mW,电路仿真结果显示,DAC的最大积分非线性误差和微分非线性误差分别为0.5 LSB和0.3 LSB。在20 MHz输出信号频率和80 MHz采样率下,DAC差分输出的SFDR为80 dB。设计的电路已经通过MPW流片验证,给出了DAC芯片照片与实测数据。     

一种基于0.35μm CMOS工艺的14位100MSPS DAC设计

基于 TSMC 0 .3 5μm CMOS工艺设计了一种工作电压为 3 V/ 5 V的 1 4位 1 0 0 MSPS DAC。 1 4位DAC在 5 0 Ω负载条件下满量程电流可达 2 0 m A,当采样速率为 1 0 0 MHz时 ,5 V电源的满量程条件下功耗为1 90 m W,而 3 V时的相应功耗为 45 m W该 DAC的积分非线性误差 ( IN L )为± 1 .5 LSB,微分非线性误差( DN L)为± 0 .75 LSB。在 1 2 5 MSPS,输出频率为 1 0 MHz条件下的无杂波动态范围 ( SFDR)为 72 d Bc。     

一种10bit 200MS/s电流型DAC设计

基于SMIC 0.18μm CMOS工艺,采用了具有电荷抽放技术的电流源结构,以及新型锁存电路产生同步控制信号.设计了一个10位精度的数模转换器(DAC),电源电压为1.8 V,在50负载条件下,DAC满量程输出电流为4mA.当采样频率为200 MHz,输入频率为5 MHz的情况下.满量程功耗为15 mw.微分非线性误差(DNL)为0.25 LSB,积分非线性误差(INL)为0.15 LSB,无杂散动态范围达到79.7 dB.     

12位80MHz采样率具有梯度误差补偿的CMOS电流舵D/A转换器实现

提出了一种12位80MHz采样率具有梯度误差补偿的电流舵D/A转换器实现电路.12位DAC采用分段式结构,其中高8位采用单位电流源温度计码DAC结构,低4位采用二进制加权电流源DAC结构,该电路中所给出的层次式对称开关序列可以较好地补偿梯度误差.该D/A转换器采用台湾UMC 2层多晶硅、2层金属(2P2M)5V电源电压、0.5μm CMOS工艺生产制造,其积分非线性误差小于±0.9LSB,微分非线性误差小于±0.6LSB,芯片面积为1.27mm×0.96mm,当采样率为50MHz时,功耗为91.6mW.     

一种自校准的14-bit 100-MSPs 电流舵型DAC

本论文介绍了一种14-bit, 100MS/s CMOS数模转化器的设计与实现。引入了以模拟电流校准概念为基础模拟后台自校准技术。设计采用了恒定时钟负载开关驱动电路、校准周期随机化电路和输出自归零技术来提高DAC的动态性能。芯片利用中芯国际0.13-μm CMOS工艺实现,有效面积为1.33mm×0.97mm。数字和模拟电路分别在1.2/3.3V供电下工作,总的电流消耗为50mA。测试到的微分非线性和积分非线性分别为3.1LSB和4.3LSB。在100MHz采样频率,1MHz输入信号的工作条件下,测试得到的SFDR为72.8dB。     

应用于视频中的R2R梯形电阻网络DAC

本文设计了一款用于视频中的R2R梯形电阻网络数模转换器。其电路结构包含8位R2R梯形电阻网络DAC、输出放大器、低电平转高电平电路、模拟开关、参考电压和锁存器电路。电路设计是基于CSM0.11μm CMOS Logic工艺,经HSPICE仿真表明,DAC的积分非线性误差（INL）和微分非线性误差（DNL）分别小于1.65LSB和0.23LSB,功耗仅为3.86mW。     

Wuxi Branch of Southeast University, Wuxi Jiangsu 214028, China; 2.The 58th Institute of China Electronic Technology Company, Wuxi Jiangsu 214035, China

在研究高速D/A转换器的基础上,设计了一种5 V 10 bit高速分段式温度计码D/A转换器.设计的5-1-4温度计译码电路以及对版图布局的优化,使得DAC的DNL和INL最小,该电路的核心由三段式温度计编码控制的47个电流源构成.基于上华0.5μm工艺,采用HSPICE仿真工具对其进行仿真,得到在200 MHz的采样频率下对50 Ω负载满量程输出为45mA,非线性误差为DNL＜0.5LSB,INL＜0.75LSB.     

一种CMOS视频D/A转换器的设计与应用

提出了一种10位200 MHz CMOS电流舵视频D/A转换器(DAC)实现电路。权衡线性度、功耗、面积以及弱化毛刺等因素,该DAC的高6位采用单位译码矩阵,低4位采用二进制加权阵列。采用新型开关策略,进一步提高单位译码矩阵的线性度;设计带平滑电路的电流源与差分开关电路,以提高动态性能。整个芯片采用新加坡特许半导体公司3.3 V工作电压、0.35μm2P2M CMOS工艺制造。DAC的面积为1.26 mm×0.78 mm,其积分非线性误差和微分非线性误差均小于±0.2 LSB。     

多路并行延迟锁相式射频DAC设计

提出了一种适用于2GS/s以上速率射频DAC设计的结构——多路并行延迟锁相式DAC,并基于该结构实现了一款14位2.5GS/s高性能DAC。测试结果显示:积分非线性误差INL为±0.5LSB,微分非线性误差DNL为±0.4LSB;2.5GS/s转换速率条件下,输出100 MHz正弦波时SFDR为67.08dBc,IMD达到93.08dBc,输出550 MHz正弦波时,SFDR为56.42dBc。     

一种低功耗嵌入式14位400MHz数模转换器

设计了一个14位刷新频率达400MHz,用于高速频率合成器的低功耗嵌入式数模转换器。该数模转换器采用5+4+5分段式编码结构,其电流源控制开关输出驱动级采用归零编码以提高DAC动态特性。该数模转换器核采用0.18μm1P6M混合信号CMOS工艺实现,整个模块面积仅为1.1mm×0.87mm。测试结果表明,该DAC模块的微分非线性误差是-0.9～+0.5LSB,积分非线性误差是-1.4～+1.3LSB,在400MHz工作频率下,输出信号频率为80MHz时的无杂散动态范围为76.47dB,并且功耗仅为107.2mW。     

10bit 200MHz采样率具有梯度误差补偿的CMOS视频D/A转换器实现

提出了一种10bit 200MHz采样率具有梯度误差补偿的CMOS视频D/A转换器实现电路。采用分段式结构,利用层次式对称开关序列消除由热分布不均所引起的对称误差。该DAC集成在一款视频自适应均衡芯片中,整个芯片采用Charted 3.3V电压、0.35μm CMOS工艺生产制造。DAC的面积为1.26mm×0.78mm,工作在4Fsc(14.318MHz)采样频率时,其有效数据比特为9.3个,其积分非线性误差和微分非线性误差均小于±0.5LSB。     

基于高精度电流源的10 bit电流舵DAC

文中设计了一款10 bit 250 MS/s的电流舵数模转换器(DAC),通过在DAC中引入阻抗增强型共源共栅电流源结构来提升DAC静态性能。整体电路采用了分段式电流舵结构,高6位为温度计码,低4位为二进制码。基于SMIC 28 nm CMOS工艺,对所设计的DAC进行了仿真验证,结果表明,在0.9 V电源电压下,DAC的积分非线性误差和微分非线性误差的最大绝对值分别为0.06 LSB和0.01 LSB;在输入频率为1.087 5 MHz,采样速率38.4 MS/s时,DAC的无杂散动态范围为65.3 dB;与传统相同性能的电流舵DAC相比,电流源单元的面积减少了约75%。     

12位80MHz采样率具有梯度误差补偿的CMOS电流舵D/A转换器实现

提出了一种12位80 MHz采样率具有梯度误差补偿的电流舵D/ A转换器实现电路.12位DAC采用分段式结构,其中高8位采用单位电流源温度计码DAC结构,低4位采用二进制加权电流源DAC结构,该电路中所给出的层次式对称开关序列可以较好地补偿梯度误差.该D/ A转换器采用台湾U MC 2层多晶硅、2层金属(2 P2 M) 5 V电源电压、0 .5μm CMOS工艺生产制造,其积分非线性误差小于±0 .9L SB,微分非线性误差小于±0 .6 L SB,芯片面积为1.2 7mm×0 .96 m m ,当采样率为5 0 MHz时,功耗为91.6 m W.     

一种10位电容电阻混合型双极性D/A转换器

在加速度计中,需要数模转换器(DAC)提供一个稳定的偏压来消除重力加速度,要求DAC具有高精度、单调性和小面积等特性。为了解决传统电阻型DAC存在的大面积和传统电容DAC中存在的非单调性等问题,提出了一种电容电阻混合型DAC结构,并设计了一个10位的DAC,用于提供稳定偏压。提出一种新的电容共质心的版图布局,提高了DAC的精度。该DAC在0.5μm CMOS工艺上得以验证实现,微分非线性误差(DNL)最大为0.50LSB,积分非线性误差(INL)最大为0.82LSB,在5V和-5V的双电源供电条件下,芯片功耗为16mW,完全满足了工程需求。     

一种10位50 MHz电阻分压型D/A转换器

实现了一个可驱动传输线的采样时钟频率为50 MHz、精度为10位的电阻分压型数模转换器(DAC)。“dual ladder”、“best INL”矩阵式布局等新技术的采用,使得电阻串无需校正即可达到10位的精度。同时,通过运放复用技术,可在不消耗额外功耗的前提下实现阻抗匹配,并达到1.2 V的输出摆幅。该DAC在0.18μm数字CMOS工艺上得以验证实现,芯片面积为0.5 mm2,积分非线性误差(INL)为±0.45 LSB。在3.3 V电源供电、50 MHz的采样频率下,信噪失真比(SNDR)达到61 dB,功耗为55 mW。     

高速12位D/A转换器

介绍了高速12位D/A转换器的电路设计,采用2μm等平面高速双极工艺,研制出数据更新率≥80MHz,线性误差≤3LSB,微分非线性≤3LSB的12位D/A转换器电路.     

高速12位D/A转换器

介绍了高速12位D/A转换器的电路设计,采用2μm等平面高速双极工艺,研制出数据更新率≥80MHz,线性误差≤3LSB,微分非线性≤3LSB的12位D/A转换器电路.     

一种10位40 MHz两步式A/D转换器

提出了一种基于两步转换法(5 6)的高速高精度A/D转换器体系结构,其优点是可以大幅度降低芯片的功耗及面积。采用这种结构,设计了一个10位40 MHz的A/D转换器,并用0.6μm BiCMOS工艺实现。经过电路模拟仿真,在40 MHz转换速率,1 V输入信号(Vp-p),5 V电源电压时,信噪比(SNR)为63.3 dB,积分非线性(INL)和微分非线性(DNL)均小于10位转换器的±0.5 LSB,电源电流为85.4 mA。样品测试结果:SNR为55 dB,INL和DNL小于10位转换器的±1.75 LSB。     

高速12位D/A转换器

介绍了高速12位D/A转换器的电路设计，采用2μm等平面高速双极工艺，研制出数据更新率≥80MHz，线性误差≤3LSB，微分非线性≤3LSB的12位D/A转换器电路.     

一个高线性13位流水线CMOS A/D转换器

介绍了一个采用多种电路设计技术来实现高线性13位流水线A/D转换器.这些设计技术包括采用无源电容误差平均来校准电容失配误差、增益增强(gain-boosting)运放来降低有限增益误差和增益非线性,自举(bootstrapping)开关来减小开关导通电阻的非线性以及抗干扰设计来减弱来自数字供电的噪声.电路采用0.18μm CMOS工艺实现,包括焊盘在内的面积为3.2mm2.在2.5MHz采样时钟和2.4MHz输入信号下测试,得到的微分非线性为-0.18/0.15LSB,积分非线性为-0.35/0.5LSB,信号与噪声加失真比(SNDR)为75.7dB,无杂散动态范围(SFDR)为90.5dBc;在5MHz采样时钟和2.4MHz输入信号下测试,得到的SNDR和SFDR分别为73.7dB和83.9dBc.所有测试均在2.7V电源下进行,对应于采样率为2.5MS/s和5Ms/s的功耗(包括焊盘驱动电路)分别为21mW和34mW.