基于薄埋氧层及三顶层硅的SOI高压LDMOS研究

详细研究了一种基于薄埋氧层及三层顶层硅衬底(Triple-Layer Top Silicon,TLTS)的SOI高压LDMOS器件。该结构在SOI介质层上界面的顶层硅内引入一高浓度n⁺层,当器件处于反向阻断状态时,高浓度n⁺区部分耗尽,漏端界面处已耗尽n⁺层内的高浓度电离施主正电荷可增强介质层电场,所产生的附加电场将调制漂移区内的电场,防止器件在漏端界面处被提前击穿,从而可在较薄的埋氧层(BOX)上获得较高耐压。在0.4 μm BOX上获得了624 V的耐压。与几种SOI器件相比,所提出的TLTS LDMOS器件具有较高优值(FOM)。     

一种具有双面界面电荷岛结构的SOI高压器件

首次提出一种新的具有双面界面电荷岛结构的SOI高压器件(DCI SOI).该结构在SOI器件介质层上下界面分别注入形成一系列等距的高浓度n+区及p+区.器件外加高压时,纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子.引入的界面电荷对介质层电场(EI)产生附加增强场(ΔEI),使介质层承受更高耐压,同时对顶层硅电场(ES)产生附加削弱场(ΔES),避免在硅层提前击穿,从而有效提高器件的击穿电压(BV).详细研究DCI SOI工作机理及相关结构参数对击穿电压的影响,在5 μm介质层、1 μm顶层硅上仿真获得750 V高耐压,较常规结构提高254.4%,其中,附加场ΔEI和ΔES分别达到642.5 V/μm和24 V/μm.     

屏蔽槽SOI高压器件新结构和耐压机理

提出具有屏蔽槽的SOI高压器件新结构和自适应界面电荷耐压模型.该结构在屏蔽槽内产生跟随漏极电压变化的界面电荷,此电荷使埋层介质的纵向电场增加,同时使顶层硅的纵向电场降低,并对表面电场进行调制,因此屏蔽了高电场对顶层硅的影响.借助二维器件仿真研究器件耐压和电场分布与结构参数的关系.结果表明,该结构使埋氧层的电场从传统的3Es升高到近600V/μm,突破了传统SOI器件埋氧层的耐压值,大大提高了SOI器件的击穿电压.     

屏蔽槽SOI高压器件新结构和耐压机理

提出具有屏蔽槽的SOI高压器件新结构和自适应界面电荷耐压模型.该结构在屏蔽槽内产生跟随漏极电压变化的界面电荷,此电荷使埋层介质的纵向电场增加,同时使顶层硅的纵向电场降低,并对表面电场进行调制,因此屏蔽了高电场对顶层硅的影响.借助二维器件仿真研究器件耐压和电场分布与结构参数的关系.结果表明,该结构使埋氧层的电场从传统的3Es升高到近600V/μm,突破了传统SOI器件埋氧层的耐压值,大大提高了SOI器件的击穿电压.     

一种新的互补N+-电荷岛SOI高压器件

本文提出一种新的互补n＋界面电荷岛结构的SOI高压器件（CNI SOI）及其耐压模型。该结构在SOI器件埋介质层上下界面形成等距的高浓度n＋区。当器件外加高压时,在上下界面的两个n+区间形成互补的空穴和电子电荷岛。引入的界面电荷能有效增强埋介质层电场EI,降低顶层硅电场ES,有效提高器件的击穿电压。本文详细研究CNI SOI工作机理及相关结构参数对BV的影响,在1μm介质层、5μm顶层硅上二维仿真获得731V/μm的EI 和 750V的BV,其中增强的△EI和降低的△ES分别达到641.3 V/μm和23.73V/μm。     

斜埋氧SOI LDMOS高压器件新结构

为了提高基于绝缘体上的硅(SOI)技术实现的横向扩散金属氧化物半导体器件(SOI LDMOS)的击穿电压,提出了斜埋氧SOI LDMOS(S SOI LDMOS)耐压新结构。当器件关断时,倾斜的埋氧层束缚了大量的空穴,在埋氧层上界面引入了高密度的正电荷,大大增强了埋氧层中的电场,从而提高了纵向耐压。另外,埋氧层的倾斜使器件漂移区厚度从源到漏线性增加,这就等效于漂移区采用了线性变掺杂,通过优化埋氧层倾斜度,可获得一个理想的表面电场分布,提高了器件的横向耐压。对器件耐压机理进行了理论分析与数值仿真,结果表明新结构在埋氧层厚度为1μm、漂移区长度为40μm时,即可获得600 V以上的击穿电压,其耐压比常规结构提高了3倍多。     

具有T型电荷补偿区的横向超结SOILDMOS

非平衡超结器件的电荷补偿能力在薄层SOI器件中受到限制,文中提出一种具有T型电荷补偿区的器件结构。通过漏端刻蚀的PSOI结构使硅衬底与埋氧层同时参与纵向耐压,可以提高非平衡超结n区的电荷补偿能力;在埋氧层刻蚀区增加垂直的n型补偿区,弥补埋氧层的缺失。由横向的非平衡超结n区和漏端垂直的n区共同构成T型补偿区,可以有效缓解薄层SOI超结器件中的衬底辅助耗尽效应,优化横向电场,提高器件的耐压。器件的制作可以通过改进传统的PSOI工艺实现,应用于SOI功率集成电路。三维器件仿真结果表明,新结构下的器件耐压达到290V,相对于常规的SOI超结器件和非平衡超结器件提高了267%和164%。     

基于自隔离技术的可集成SOI高压功率器件新结构

SOI功率器件的高耐压和高、低压间良好的隔离效果是SOI高压功率集成电路（SOI HVIC）的两项关键技术。本文提出在埋氧层（buried oxide layer,BOX）上表面处埋N岛 (buried n-islands,BNI) 的SOI LDMOS高压功率器件新结构,该结构采用自隔离技术使SOI HPIC中高压功率器件与低压控制电路单元之间达到理想的隔离效果。此外,N岛中的施主离子和位于耗尽N岛间的空穴使BOX层的电场强度从32V/μm增加到113V/μm,同时对漂移区表面电场分布进行调制,最终使器件击穿电压（BV）显著提高。实验测得一个BNI SOI LDMOS样品的耐压为673V,并在SOI HVPIC中表现出良好的隔离特性。     

Super-High Breakdown Voltage (>1200V) SOI LDMOS with A Buried P-type Layer and A Thin BOX

为探索在薄埋氧层SOI衬底上实现超高耐压LDMOS的途径,提出了一种具有P埋层（BPL）的薄埋氧层SOI LDMOS结构,耐压1200V以上。该BPL SOI LDMOS在传统SOI LDMOS的埋氧层和N型漂移区之间引入了一个P型埋层。当器件正向截止时,N型漂移区与P埋层之间的反偏PN结将承担器件的绝大部分纵向压降。采用2维数值仿真工具Silvaco TCAD对BPL SOI LDMOS进行虚拟制造和器件仿真,结果表明该结构采用适当的参数既能实现1280V的耐压,将BOX层减薄到几百纳米以下又可以改善其热特性。     

一种新的基于E-SIMOX衬底的SOI高压器件

本文提出一种新的基于E-SIMOX衬底的n+电荷岛结构的SOI高压器件（NI SOI）。该结构在SOI器件介质层上界面注入形成一系列等距的高浓度n+区。纵向电场（EV）所形成的反型电荷将被来自横向电场（EL）的电场力和未耗尽n+区内高浓度电离施主杂质的库仑力综合作用下固定于界面两个n+之间,从而能有效的提高介质场（EI）,增强器件的击穿电压（VB）。提出的NI SOI的纵向解析模型与二维仿真结果相吻合。对0.375μm的介质层,2μm顶层硅的NI SOI 器件,EI =568V/μm和VB =230V。该器件在工艺上通过注入砷形成高浓度n+区,使用外延技术得到2μm的顶层硅(即E-SIMOX技术),它除了增加一张掩模版以外,和常规的CMOS工艺完全兼容。     

薄硅层阶梯埋氧PSOI高压器件新结构

基于介质电场增强ENDIF理论,提出了一种薄硅层阶梯埋氧型部分SOI(SBPSOI)高压器件结构。埋氧层阶梯处所引入的电荷不仅增强了埋层介质电场,而且对有源层中的电场进行调制,使电场优化分布,两者均提高器件的击穿电压。详细分析器件耐压与相关结构参数的关系,在埋氧层为2μm,耐压层为0.5μm时,其埋氧层电场提高到常规结构的1.5倍,击穿电压提高53.5%。同时,由于源极下硅窗口缓解SOI器件自热效应,使得在栅电压15V,漏电压30V时器件表面最高温度较常规SOI降低了34.76K。     

抗辐射高压SOI NMOS器件的背栅效应研究

通过对高压SOI NMOS器件进行总剂量辐照试验发现,辐照后器件埋氧化层中引入了大量的氧化层陷阱电荷,使得器件背栅发生反型,在较高漏极工作电压下,漏极耗尽区与反型界面相连,使得源漏发生穿通,导致器件漏电。通过原理分析提出了增加顶层硅膜厚度的优化措施,证明在顶层硅膜较薄的情况下,SOI NMOS器件容易发生总剂量辐照后背栅漏电,厚顶层硅器件特性受背栅辐照效应的影响则显著降低直至消失。     

具有增强介质层电场的SJ-LDMOS

横向超结功率器件遭受衬底辅助耗尽效应,这破坏了超结的电荷平衡,降低了器件的耐压。本文研究了一种基于增强介质层电场的解决方法,以提高横向超结器件（SJ-LDMOS）的耐压。通过高密度的界面电荷增强埋氧层（BOX）的电场从而提高埋氧层的耐压,这可以削弱纵向电场对超结的影响,消除衬底辅助耗尽效应,促进超结电荷平衡。为了获得理想的线性电场增强效果,一种具有槽形埋氧层的超结器件（TBOX SJ-LDMOS）被提出。槽形埋氧层能根据纵向电场的大小自适应地收集空穴,在埋氧层表面形成近似线性的电荷分布,这促进了超结的电荷平衡,提高了SJ-LDMOS器件的耐压,并使其接近理想超结的耐压值。     

一种新的基于E-SIMOX衬底的PSOI高压器件

首次提出了一种新的采用E-SIMOX技术的界面电荷岛结构的PSOI高压器件(NI PSOI)。该结构在SOI器件介质层上界面注入形成一系列等距的高浓度N+区。器件外加高压时,纵向电场所形成的反型电荷将被未耗尽N+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子。详细研究NI PSOI工作机理及相关结构参数对BV的影响,在0.375μm介质层、2μm顶层硅上仿真获得188 V高耐压,较常规结构提高54.1%,其中附加场EI和ES分别达到190 V/μm和13.7 V/μm。     

具有超高耐压(>1200V)的薄埋氧层BPL SOI LDMOS(英文)

为了在薄埋氧层SOI衬底上实现超高耐压LDMOS铺平道路,提出了一种具有P埋层(BPL)的薄埋氧层SOI LDMOS 结构,耐压1200V以上.该BPL SOI LDMOS在传统SOI LDMOS的埋氧层和N型漂移区之间引入了一个P型埋层.当器件正向截止时,N型漂移区与P埋层之间的反偏PN结将承担器件的绝大部分纵向压降.采用2维数值仿真工具Silvaco TCAD对BPL SOI LDMOS进行虚拟制造和器件仿真,结果表明该结构采用适当的参数既能实现1 280 V的耐压,将BOL减薄到几百纳米以下又可以改善其热特性.     

基于介质电场增强理论的SOI横向高压器件与耐压模型

SOI(Silicon On Insulator)高压集成电路(High Voltage Integrated Circuit,HVIC)因其具有高速、低功耗、抗辐照以及易于隔离等优点而得以广泛应用。作为SOIHVIC的核心器件,SOI横向高压器件较低的纵向击穿电压,限制了其在高压功率集成电路中的应用。为此,国内外众多学者提出了一系列新结构以提高SOI横向高压器件的纵向耐压。但迄今为止,SOI横向高压器件均采用SiO2作为埋层,且实用SOI器件击穿电压不超过600V;同时,就SOI横向器件的电场分布和耐压解析模型而言,现有的模型仅针对具有均匀厚度埋氧层和均匀厚度漂移区的SOI器件建立,而且没有一个统一的理论来指导SOI横向高压器件的纵向耐压设计。笔者围绕SOI横向高压器件的耐压问题,从耐压理论、器件结构和耐压解析模型几方面进行了研究。基于SOI器件介质层电场临界化的思想,提出介质电场增强ENDIF(Enhanced Dielectric LayerField)理论。在ENDIF理论指导下,提出三类SOI横向高压器件新结构,建立相应的耐压解析模型,并进行实验。(1)ENDIF理论对现有典型横向SOI高压器件的纵向耐压机理统一化ENDIF理论的思想是通过增强埋层电场而提高SOI横向器件的纵向耐压。ENDIF理论给出了增强埋层电场的三种途径:采用低εr(相对介电常数)介质埋层、薄SOI层和在漂移区/埋层界面引入电荷,并获得了一维近似下埋层电场和器件耐压的解析式。ENDIF理论可对现有典型SOI横向高压器件的纵向耐压机理统一化,它突破了传统SOI横向器件纵向耐压的理论极限,是优化设计SOI横向高压器件纵向耐压的普适理论。(2)基于ENDIF理论,提出以下三类SOI横向高压器件新结构,并进行理论和实验研究①首次提出低εr型介质埋层SOI高压器件新型结构及其耐压解析模型低εr型介质埋层SOI高压器件包括低εr介质埋层SOI高压器件、变εr介质埋层SOI高压器件和低εr介质埋层PSOI(PartialSOI)高压器件。该类器件首次将低介电系数且高临界击穿电场的介质引入埋层或部分埋层,利用低εr介质增强埋层电场、变εr介质调制埋层和漂移区电场而提高器件耐压。通过求解二维Poisson方程,并考虑变εr介质对埋层和漂移区电场的调制作用,建立了变εr介质埋层SOI器件的耐压模型,由此获得RESURF判据。此模型和RESURF判据适用于变厚度埋层SOI器件和均匀介质埋层SOI器件,是变介质埋层SOI器件(包括变εr和变厚度介质埋层SOI器件)和均匀介质埋层SOI器件的统一耐压模型。借助解析模型和二维器件仿真软件MEDICI研究了器件电场分布和击穿电压与结构参数之间的关系。结果表明,变εr介质埋层SOI高压器件的埋层电场和器件耐压可比常规SOI器件分别提高一倍和83%,当源端埋层为高热导率的Si3N4而不是SiO2时,埋层电场和器件耐压分别提高73%和58%,且器件最高温度降低51%。解析结果和仿真结果吻合较好。②提出并成功研制电荷型介质场增强SOI高压器件笔者提出的电荷型介质场增强SOI高压器件包括:(a)双面电荷槽SOI高压器件和电荷槽PSOI高压器件,其在埋氧层的一侧或两侧形成介质槽。根据ENDIF理论,槽内束缚的电荷将增强埋层电场,进而提高器件耐压。电荷槽PSOI高压器件在提高耐压的基础上还能降低自热效应;(b)复合埋层SOI高压器件,其埋层由两层氧化物及其间多晶硅构成。该器件不仅利用两层埋氧承受耐压,而且多晶硅下界面的电荷增强第二埋氧层的电场,因而器件耐压提高。开发了基于SDB(Silicon Direct Bonding)技术的非平面埋氧层SOI材料的制备工艺,并研制出730V的双面电荷槽SOILDMOS和760V的复合埋层SOI器件,前者埋层电场从常规结构的低于120V/μm提高到300V/μm,后者第二埋氧层电场增至400V/μm以上。③提出薄硅层阶梯漂移区SOI高压器件新结构并建立其耐压解析模型该器件的漂移区厚度从源到漏阶梯增加。其原理是:在阶梯处引入新的电场峰,新电场峰调制漂移区电场并增强埋层电场,从而提高器件耐压。通过求解Poisson方程,建立阶梯漂移区SOI器件耐压解析模型。借助解析模型和数值仿真,研究了器件结构参数对电场分布和击穿电压的影响。结果表明:对tI=3μm,tS=0.5μm的2阶梯SOI器件,耐压比常规SOI结构提高一倍,且保持较低的导通电阻。仿真结果证实了解析模型的正确性。     

两级非平衡超结SOILDMOS高压器件

针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15μm时,该器件的耐压达到300V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。     

两级非平衡超结SOI LDMOS高压器件

针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15 μm时,该器件的耐压达到300 V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。     

电离辐射中SOI MOSFETs的背栅异常kink效应研究

采用10keV X射线研究了部分耗尽SOI MOSFETs的总剂量辐射效应.实验结果显示,在整个辐射剂量范围内,前栅特性保持良好;而nMOSFET和pMOSFET的背栅对数Id-Vg2曲线中同时出现了异常kink效应.分析表明电离辐射在埋氧/顶层硅(BOX/SOI)界面处产生的界面态陷阱是导致异常kink效应产生的原因.基于MEDICI的二维器件模拟结果进一步验证了这个结论.     

电离辐射中SOI MOSFETs的背栅异常kink效应研究

采用10keV X射线研究了部分耗尽SOI MOSFETs的总剂量辐射效应.实验结果显示,在整个辐射剂量范围内,前栅特性保持良好;而nMOSFET和pMOSFET的背栅对数Id-Vg2曲线中同时出现了异常kink效应.分析表明电离辐射在埋氧/顶层硅(BOX/SOI)界面处产生的界面态陷阱是导致异常kink效应产生的原因.基于MEDICI的二维器件模拟结果进一步验证了这个结论.