流水线技术在FPGA设计中的实现

在数字系统设计中，提高系统的运行速度是设计的一个难点．本文根据流水线设计的基本思想，介绍了利用VHDL语言描述流水线模块的方法，并以4位整数乘法器的设计为例阐述流水线技术设计的过程．通过流水线设计的不同乘法器在MAXPLUSⅡ中编译、综合下载到FPGA中后，对其特性进行统计分析，证明了流水线技术在提高运算速度方面的明显作用．     

对称加密算法RC5的架构设计与电路实现

对RC5对称加密算法的Feistel结构加解密内核电路实现架构展开了研究.在对已有的Feistel流水线设计方法分析的基础上,提出了具有不同结构特点的RC5算法Feistel流水线实现方案,并分析探讨了各自的结构特点.在对几种算法实现结构分析对比的基础上,提出了一种紧凑高效的RC5算法Feistel电路结构,该电路将一个计算轮拆分为两个计算周期完成,对逻辑资源进行高度复用,在不增加任何电路资源条件下实现了RC5加密引擎的全速流水,给出了该结构的仿真数据和可编程逻辑阵列(FPGA)电路实现结果.     

整数快速开方

给出了一种在具有单字节乘除机器指令的单片机上进行任意字节整数开方的快速算法。与传统的算法相比,它完全避免了除法的迭代,从而开方速度提高了大约一倍左右。     

椭圆曲线在整数分解中的应用

本文对椭圆曲线整数分解法进行研究,对其做了一些改进,并在ＰＣ机上实现了这一改进的算法,分解了一个５５位的十进制整数（两个２８位素数之积）。     

椭圆曲线在整数分解中的应用

本文对椭圆曲线整数分解法进行研究,对其做了一些改进,并在ＰＣ机上实现了这一改进的算法,分解了一个５５位的十进制整数（两个２８位素数之积）。     

基于三步旋转坐标旋转数字计算机算法的直接数字频率综合器实现

提出基于三步旋转机制的高精度低时延坐标旋转数字计算机 (CORDIC)算法. 该算法通过对输入角度进行二极化重编码来免除剩余旋转角度的运算,利用三步旋转机制对迭代次数进行压缩,结合合并迭代技术进一步减少迭代次数,降低输出时延. 以16位输出位宽为例,对三步旋转CORDIC算法和流水线迭代式算法进行实现,仿真结果表明：三步旋转CORDIC算法与流水线迭代式算法相比,改善了输出精度,输入到输出的时延降低了75%,硬件开销下降了29.2%. 基于三步旋转CORDIC算法,实现了相位累加器位宽为24的直接数字频率综合器 (DDFS);使用加法树结构对多输入加法器进行优化,以提高电路工作频率. 仿真结果表明,该算法的最大幅度误差为8.24 × 10^?6,输出时延为38.5 ns.     

Pipeline ADC后台数字校正中传输函数建模算法

采用后台校正技术,通过对级间余量放大器传输函数建模来估计误差,以提高流水线型ADC(analog to digital converter,ADC)的性能。为了在校正精度、硬件消耗、功率消耗和算法收敛速度之间做一个合理的权衡,需要在建模时选用一个合理的插值算法。以一个12位,采样频率40兆的流水线型ADC为原型,分别采用分段线性插值、三次多项式插值对第一级余量放大器传输函数建模,用硬件描述语言Verilog对系统进行描述,结合模拟电路部分进行混合仿真验证,运用综合工具对两种算法对应的Verilog程序进行综合估计。仿真结果表明:两种算法中,分段线性插值法硬件消耗和功耗更低,而多项式插值法校正精度更高,算法收敛更快。     

一种改进的高速Reed-Solomon译码算法及其FPGA实现

对欧几里得译码算法做了进一步的改进．根据新算法在解关键方程模块中采用了新颖的迭代流水线结构以提高电路工怍速度、减小电路面积，设计了高速Reed—Solomon译码器．设计的流水线全并行有限域乘法器，有效解决了传统译码器的速度性能瓶颈．在新的译码器架构基础上，设计了译码器的门级电路，用Xilinx的VirtexⅡ XC2V1000进行了实现和仿真。获得了理想的成果．     

单周期8位微控制器的时序及流水线设计

分析传统8051微控制器的时序设计可以发现,在12个时钟周期的机器周期架构中存在着巨大的浪费,多数指令被强制去执行哑周期。利用并行技术及流水线技术设计了一个全新的单周期8位微控制器,并详细设计了单周期实现时序及两级流水线技术,最后与传统8位微控制器进行了计算性能对比,可以看出其执行速度比标准8051平均提高10倍左右。     

单周期8位微控制器的时序及流水线设计

分析传统8051微控制器的时序设计可以发现,在12个时钟周期的机器周期架构中存在着巨大的浪费,多数指令被强制去执行哑周期.利用并行技术及流水线技术设计了一个全新的单周期8位微控制器,并详细设计了单周期实现时序及两级流水线技术,最后与传统8位微控制器进行了计算性能对比,可以看出其执行速度比标准8051平均提高10倍左右.     

用于LDPC码快速译码的改进加权比特翻转算法

为了提高低密度奇偶校验码（LDPC）译码器的译码速度,提出了一种基于部分并行比特选择机制的快速多比特翻转算法.根据接收向量中错误具有随机分布的特点,将所有比特划分成若干子块,从每个子块挑选出1个候选翻转比特,再从这些候选比特中挑选出合理数目的比特进行翻转,完成译码迭代.此外,通过引入树形搜索和数据池技术降低该算法核心模块的计算复杂度,以进一步增加算法硬件实现时的译码速度.分析结果表明,相较于多比特翻转算法,利用所提出的算法和相关硬件实现技术,译码器的吞吐量能得到明显的提高.仿真结果验证了快速多比特翻转算法的有效性.     

全数字触发器60°分段方式的新设计

介绍一种新型的全数字触发器,它突破8位单片机位数的局限,提出了三个32位的FIFO寄存器,与同步中断信号有机配合,降低了对硬件的要求,又减少了移相定时过程占用CPU的时间,经实验运行表明,该触发器结构简单,算法快捷,运行可靠,可满足高精度晶闸管变流系统的要求。     

VSP中的变字长解码器设计研究

提出了视频信号处理器中的变长解码器核设计．采用基于PLA的并行算法,在PLA中存储了以编码码字为输入,码值和码长为输出的各个变长码真值表．用从PLA中查出的码长来控制桶形移位器的位移,实现每个周期解出一个码字．VLD采用了数据驱动原理,并在任务分配方面进行了调整,以适应VSP进行任务流水的总体要求．     

基于CPLD和USB高速并行采集系统的设计

近年来,数字信号处理技术逐渐成为信号处理领域的主力,而高速信号采集处理对于任何数字信号处理系统来说是必不可少的。该文提出并设计了一种基于CPLD结合CYPRESS公司最新的8位微控制器的高速并行数据采集系统解决方案,介绍了该系统的硬件与软件总体结构设计,以及在测功机上的应用。     

一种简单的二维映射及其图像加密算法

为了实现图像安全、快速加密,利用单边拉伸的思想设计了一种图像加密算法.映射由左映射和右映射两个子映射组成,通过对图像的拉伸和折叠处理,实现图像的混沌加密.首先从左至右(或从右至左)方向,依次将方图的列像素插入到行像素之间,将像素依次连接,原图像被拉伸成一条直线.然后,按照原图像大小,将直线折叠成为一个新的图像.该过程是可逆的,能应用于图像加密.本文推导了映射的数学表达式,设计了一种图像加密算法,将密钥设计为左映射和右映射的迭代次数.加密算法具有加密速度快、安全性高、没有信息损失、可移植性强、容易软、硬件实现等特点,是一种新的安全、有效的加密算法.     

Feistel结构的8比特轻量化S盒

轻量化S盒作为轻量级对称密码算法的混淆部件,是设计轻量级对称密码算法的关键.提出一种新的8比特轻量化S盒设计方法,其单轮逻辑运算仅涉及4个单比特逻辑与运算和4个单比特逻辑异或运算,迭代4轮后密码性质可达到差分均匀度为16、非线性度为96.与目前已有轻量化S盒设计方法相比,新的8比特轻量化S盒设计方法在硬件实现资源小的同...     

基于递归神经网络的转速估计器仿真研究

针对硬件传感器安装、调试、维护复杂等缺点,采用了一种基于递归神经网络（recurrent neural network,RNN）的转速估计器,取代传统传感器完成转速检测任务.递归神经网络采用带遗忘因子的最小二乘（RLS）估计算法,该方法利用RNN强的非线性动态特性,可以在线训练权重,从而可以快速跟踪参数变化、负载变动等情况.最后,通过MATLAB/Simulink仿真验证了此方法的有效性.     

一种适于FPGA实现的中值滤波及软硬件协同仿真

针对中值滤波处理图像时存在的缺陷,提出了一种基于简单椒盐噪声滤波算法的极值中值滤波算法,通过对256×256×8 bits的Lena图像和Link for ModelSim仿真验证了该算法的处理效果.结果表明,该算法能很好地滤除椒盐噪声和保护图像细节,易在FPGA上实现,提高了图像的处理速度.另外,为了加快系统的功能验证,在系统仿真中使用Link for ModelSim组件,打破了软硬件间的屏蔽,节省了仿真时间.     

模拟电路在线演化平台ANEHP-Alpha

提出一种利用可编程模拟器件AN231E04的粗粒度结构及高速重配置能力开发大规模模拟电路在线演化硬件的方法,并在此基础上设计ANEHP-Alpha在线演化平台.平台针对在线演化系统的特点,利用小规模贪婪搜索获取高适应度初始种群;以精英保留策略和控制参数动态调节避免种群早熟,确保算法收敛能力及速度;引入快速预评估器排除不良个体降低下载率,从而大幅提高演化速度并确保器件不受非法电路损害.此平台为高速大规模模拟电路在线演化方法研究奠定了较好的基础.     

新型电容式粮食水分检测方法的研究

电容式水分检测是粮食水分检测常用的方法之一,优点是成本低、体积小、检测速度快,缺点是影响因素多、数据处理复杂、重复性差,文中提出了综合考虑多种影响因素的硬件和数据处理方法,并给出了实验结果,为快速粮食水分检测仪的开发,提供了新的线索。