共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
一种按时间抽取的混合基实序列高效FFT算法 总被引:2,自引:1,他引:1
针对2N点实序列FFT的实现,分析了FFT运算的基本原理,并在基本原理的基础上介绍了一种按时间抽取的混合基FFT算法.此算法采用"包装"算法和基2-基4混合算法结合的方法进行运算.通过复杂度分析,显示了此算法与传统的单一基2或基4的FFT相比,大大减少了计算过程中所需的实加法的个数;当点数大于1024时,所需实乘法的个数也有所减少.这是一种实序列FFT的高效低复杂度算法. 相似文献
3.
4.
5.
6.
7.
8.
9.
10.
11.
基于富里哀变换的带限信号外推算法 总被引:1,自引:1,他引:0
本文提出一种直接基于富里哀变换的带限信号外推新算法: FFT迭代算法。它在外推性能和谱估值方面比以往的方法好。由于采用了FFT和收敛加速因子,它是一种实用的算法。数值例子表明,对有噪声数据而言,FFT迭代算法是一种有效的外推算法。 相似文献
12.
设计出一种可以用于FPGA高效实现的基-3 FFT算法,采用改进的三端前馈延迟转换器结构,优化了延迟和运算过程。针对蝶形运算中复数乘法器占据大量内存的问题,引入了CORDIC旋转器实现输入与旋转因子相乘的运算,可以降低乘法运算的复杂度,该CORDIC旋转器采用改进的高基CORDIC算法,解决了传统的CORDIC算法迭代次数多、延迟大的问题,从而达到高吞吐率要求。该基-3 FFT算法以寻址变序、流水处理的方式,可以满足最高运行频率为404 MHz的FFT处理要求。与基于传统复数乘法器的基-3 FFT算法相比,基于CORDIC旋转器的基-3 FFT算法使功耗平均减少了22%,使总延迟平均减少了29%。 相似文献
13.
推导了单频信号离散傅里叶变换的的理论表达式,阐述了FFT法测频的基本原理,并详细介绍了2种插值算法:FFT实部法和分段FFT算法。2种算法都是基于FFT谱线的插值算法,属于改进算法,但是2种算法具有测频性能恶化的潜在缺陷,因此综合考虑2种算法的优缺点,提出一种综合二者优势的综合测频算法。计算机仿真表明综合测频算法性能要优于FFT实部法和分段FFT算法,是一种稳定的高精度测频算法。 相似文献
14.
采用快速傅里叶变换(Fast Fourier Transformation,FFT)算法进行谐波分析时不易实现同步采样和整数周期截断,由此造成的频谱泄漏和栅栏效应将影响到谐波分析的精度。加窗和插值修正算法能提高基于FFT的谐波参数计算的准确度,由此提出一种用于谐波分析的加4项5阶Nuttall窗的双谱线插值FFT算法,给出了实用的插值修正公式。实验结果表明,与Blackman-harris窗、4项3阶Nuttall窗插值FFT算法相比,该算法具有更小的计算量和更高的分析精度。 相似文献
15.
OFDM系统中高速FFT处理器的FPGA实现 总被引:1,自引:0,他引:1
针对OFDM系统中FFT处理器的设计要求,选择并具体分析FFT基4-DIF算法流程,并利用现场可编程设计开发了高速FFT信号处理器。本设计采用Verilog HDL语言进行描述,并通过了仿真和验证。 相似文献
16.
本文通过分析比较时间抽取FFT算法以及频率抽取FFT算法的基本原理,揭示了FFT算法中存在的对称关系,同时也给出了任意基FFT算法系数矩阵的产生机理.上述的分析比较有助于学生更好地理解和实现FFT算法,同时也可借鉴该算法的思想设计其他算法. 相似文献
17.
OFDM系统中高速FFT处理器的FPGA实现 总被引:1,自引:0,他引:1
针对OFDM系统中FFT处理器的设计要求,选择并具体分析FFT基4-DIF算法流程,并利用现场可编程设计开发了高速FFT信号处理器。本设计采用Verilog HDL语言进行描述,并通过了仿真和验证。 相似文献
18.
马滕斯(Martens)提出了一种效率高(可与WFTA法和PFA法相比拟)、结构简单(与FFT法相似)的DFT计算方法RGFA。作者已经证明,在基2的情况下,RCFA与旋转因子合并的频率抽取FFT算法是完全等价的。本文给出了旋转因子合并的时间抽取FFT算法,从而使得在任何条件下,目前使用的FFT算法都可以用外部特性完全相同、内部结构基本相同的高效算法旋转因子合并FFT算法来代替。本文还给出了实现旋转因子合并FFT算法的软件。 相似文献
19.
本文深入探讨了FFT算法的特点,并对FFT算法在DSP上的实现方法进行了详细的分析.通过分析阐述并总结了利用DSP实现FFT算法的步骤及规律. 相似文献
20.
一种基于FPGA的高性能FFT处理器设计 总被引:1,自引:0,他引:1
FFT算法是高速实时信号处理的关键算法之一,在数字EW接收机中有着广泛的应用前景。本文基于Xilinx公司的Vertex-IIPro系列FPGA,设计一种级联结构的1024点FFT处理器,采用基-4并行蝶算单元,能并行处理四路输入数据,极大地提高了FFT的处理速度。在系统时钟为100MHz时,完成1024点复数FFT运算仅需要2.56μs。 相似文献