并口JTAG仿真器的设计与实现

通过对JTAG协议和标准并口规范的研究,提出了适合嵌入式系统调试的并口JTAG仿真器的实现方案.给出了硬件电路的设计,并通过并口信号的软件时序模拟实现底层通信从而完成JTAG协议的转换,最后提出开放接口的驱动软件架构,可以对目标机器进行在线编程和调试,实现人机交互以及与第三方开发工具的交互,并对基本功能进行了验证.     

全面的实时测试和调试解决方案让您从容应对设计挑战

高速数字系统的设计挑战随着嵌入式技术的发展,数字系统设计要求的速度越来越快,特别是在信号调试方面需要的速度更高。高速串行系统调试使工程师需要面临最重要的环节就是信号完整性测试。信号完整性是数字信号和模拟信号在传输的过程中没有任何的损耗,即传统意义上的一致性测试。对任何电路来说,即使只有一个放大器,也会涉及到信号完整性问题,特别是在高速情况下,外界因素的影响、逻     

集成电路测试的JTAG标准

1.引言 随着集成工艺的飞速发展,芯片集成度越来越高。与此同时芯片表面安装技术和多层板技术的发展也相当迅     

PCB信号完整性测试技术研究

随着电子产品和设备工作频率和速率的提高,PCB信号完整性研究是近年来炙手可热的技术点。如何测试PCB信号完整性才是最准确的争论一直没有停止且随着技术的发展愈加激烈。大体上,IBM、CISCO等大公司在信号测试方面各具特色,INTEL也逐渐形成了一套单独的测试方法。除此之外,对于大批量PcB生产中的插入损耗监控也是一大课题．本文将对PCB信号完整性测试技术的发展和现状做一个简要总结,对比各种测试方法的优劣。     

基于PC的JTAG测试环境的实现

JTA G广泛应用于 CPU,F PGA,DSP中 ,是目前对芯片调试的主要手段 ,本文首先介绍了 JTAG及其状态机实现的基本原理 ,接着给出了利用 PC并口进行 JTA G目标机联接的原理图 ,最后给出了利用 JTAG进行在线编程的软件流程及其使用说明 ,并做了应用举例。利用本软件可以大大方便系统的调试 ,缩短开发时间 ,具有较高的实用价值     

JTAG接口下载线的制作

图1JTAG是IEEE委员会的联合测试小组制定的测试标准。它使用户可以测试器件的逻辑和PCB板上的各器件的内部连接。现在,很多器件都兼容JTAG标准。我们可以利用JTAG标准做到在系统可编程,这就给我们的开发工作带来很大的便利。例如:我们可以用JTAG标准在嵌入式系统的开发中对FLASH做到在系统可编程。一些并口的驱动软件可以从网上下载,本文介绍JTAG接口下载线的制作。1.电路原理图 很多人不知道下载线的构成,总以为比较复杂。其实,下载线的原理并不复杂,主要就是一片74LS244和几个电阻组成。主要完成的功能就是总线驱动和接口…     

iLink技术测试和验证高速总线

本文介绍了一种新的高速总线测试和验证方法，通过ilink工具包、集成逻辑分析仪和数字存储示波器，能够帮助设计和测试人员彻底的调试、验证各种高速串行和并行总线。并且通过多路通道的眼图测试可彻底验证高速信号完整性问题。最后给出了高速总线测试和验证的实例。     

SMT测试技术综述

主要介绍了当前用于检测组装后PCB的缺陷和故障的一些常见测试技术,并对未来的发展趋势进行了初步探讨。     

在线测试技术综述

电子产品的生产制造要经过多道工序,元器件进厂检验、光板测试、插装、贴片、波峰焊(回流焊)、板测试及系统测试。而随着产量的加大,进入市场要求时间短,板测试越加显得重要,测试技术也越来越发展。板测试主要分为:板的功能测试和在线测试。板的功能测试即:在板的输入端施加输入信号,而在板的输出端接检测仪表,检测板的功能是否正确。功能测试可以使故障覆盖率相当高,接近100％,但查出故障以后定位比较困难,要借助辅助工具,定位故障时间也相应加     

CodeTEST嵌入式软件在线测试与分析工具在嵌入式系统开发中的应用

嵌入式软件的应用与开发是当今计算机软件发展的一个热点。本文首先分析了在嵌入式系统开发中软件开发的重要性,接着分析了传统测试方式的缺点,并在此基础上介绍了AMC公司的CODETEST嵌入式软件在线分析与测试解决方案。     

一种基于JTAG的SOC测试电路设计及实现

提出了一种基于JTAG的新的测试电路设计思路.通过扩展JTAG指令,可以利用JTAG通信协议向SOC芯片中下载自定义的测试指令,并读回测试的最终结果.该方法可以对SOC内部的IP及存储器进行充分的功能测试,测试过程可灵活配置,可以快速定位测试中出现的问题.     

基于JTAG的SoC开发接口设计

文章提出一种应用在SoC系统中的开发接口,用于边界扫描测试、调试、程序流跟踪等。在处理器、外设内核和开源（GDB）、商业的调试／仿真器或边界扫描测试设备之间提供支持。通过IEEE1149．1JTAG协议接口提供外部调试／仿真器、边界扫描测试设备与内核之间的连接。为了使设计具有实用价值和通用性,该设计重点实现了硬件调试功能中最基本最重要的部分,力求结构简洁、工作可靠。文中的设计通过仿真验证,证明其设计可靠、方案可行,具有很好的实用价值。     

JTAG测试技术在模块级测试中的应用

目前,随着板级器件密度的不断增大,尤其是表贴器件、BGA器件的大量使用,传统的测试方法,如使用万用表、示波器等已不能够覆盖足够的测试面积,这为模块测试带来了挑战。而随着支持IEEE1149.1标准的器件在模块中广泛的应用,很好的解决了这一问题。文章从JTAG边界扫描技术的原理出发,探讨如何将该技术应用到模块级测试中,为模块测试诊断带来便利。     

一种基于JTAG的软硬件协同SOC调试接口

提出了一种处理器片上调试系统。使用科学的设计方法学完成了硬件与软件部分的设计,采用优化策略改进了硬件部分,得到了测试覆盖率高、稳定性较高、实时性较好的可调试SOC。软件部分通过层次化设计,连接硬件和UI,具有一定的价值。     

一种基于JTAG的SoC片上调试系统的设计

基于SoC的硬件设计,提出了一种基于JTAG的SoC3片上调试系统的设计方法.该调试系统可设置多种工作模式,含有CPU核扫描链和片上总线扫描链.能硬件实现调试启动与停止、断点设置、单步执行及存储访问等调试功能.对外围IP模块调试诊断时,可绕开CPU核,通过片上总线扫描链直接进行读写访问.该调试系统对其他SoC的设计具有一定的参考价值.     

JTAG调试通信接口的软件模拟

介绍了对处理器中JTAG调试通信接口的软件模拟方法。JTAG接口负责连接主机端与目标处理器,其由tdi、tms、tck和tdo构成,其中tck是tap控制器的时钟控制信号,比处理器的主频小几个数量级;Tms是tap状态机控制信号,tdi和tdo分别是串行数据输入和输出信号。主机端的这种时钟信号是脉冲性的,不具有周期性,给模拟主机端同目标处理器的通信带来困难。利用当前主流操作系统中的多任务环境,给主机和目标处理器分配不同的进程,结合共享内存机制和进程间通信机制有效地实现了对JTAG调试接口信号的软件模拟。这种方法目前已经用在了GodsonX处理器的JTAG调试系统中。     

一种JTAG IP核的定制方式及其优化处理

本文介绍了一种基于IEEE1149．1标准的JTAGIP核的设计与实现,采用可综合的VerilogHDL进行描述,按设计流程进行仿真验证,并进行了系统综合验证,验证结果证实了设计的可行性。同时,根据基于JTAG标准的可测试性设计（DFT,Design For Test）的特点,提出一种优化JTAG结构的改进方案。     

Flash在线数据加载的JTAG通用方法研究

介绍了一种通过Flash主控芯片的JTAG接口实现对Flash加载数据的方法.描述了Flash存储器的特点、JTAG技术的发展和应用以及TCL脚本语言的编程方法,给出了一个以JTAG方法对Flash进行数据加载的通用方案,该方案可以作为嵌入式处理器电路调试方法的重要补充.     

一种基于JTAG的CLB内建自测试方法

针对Virtex-4型FPGA中可编程逻辑块故障检测的需求,提出了一种基于JTAG的内建自测试方法,并基于DEV++平台自行开发了基于并口的专用边界扫描测试软件.该方法可以比较可靠的检测FPGA中存在故障的可编程逻辑块,并能比较高的分辨率实现故障的定位.与传统的单故障检测方法相比,提出的改进型测试方法可以检测和定位多个故障CLB,并可以对故障类型进行诊断.实验结果表明:提出的测试方法可以精确的检测和定位存在故障的多个CLB,对具有类似结构的SRAM型FPGA具有普遍适用性.