RISC微处理器的EDA设计与应用

在采用定长 CPU周期设计的 RISC微处理器解释指令时 ,为了保证 CPU周期的完整性而降低了 CPU的效率。通过异步信号将节拍电位寄存器复位的不定长 CPU周期设计的 RISC微处理器 ,在运行相同的机器语言程序时 ,明显快于采用定长 CPU周期的微处理器。     

RISC微处理器的EDA设计与应用

在采用定长CPU周期设计的RISC微处理器解释指令时，为了保证CPU周期的完整性而降低了CPU的效率。通过异步信号将节拍电位寄存器复位的不定长CPU周期设计的RISC微处理器，在运行相同的机器语言程序时，明显快于采用定长CPU周期的微处理器。     

高性能同构多核媒体处理器

为了大幅提高处理器的处理能力,设计了一款5核结构的同构多核处理器并实现了H.264在多核处理器上的并行解码.该多核处理器采用1个CPU作为主控处理器,另外的4个CPU作为受控处理器被调用,5个CPU可以同时访问1块32 KWord的共享存储器,任意2个CPU之间可以通过邮箱、信号量、硬件锁实现点对点的通讯.其中,主控处...     

基于双核处理器的主动磁悬浮轴承容错控制架构

为了满足针对多自由度磁悬浮支承系统的故障诊断与实时控制需求,提出一种基于异构的双核处理器ARM+DSP架构。硬件配置上以数字信号处理器(digital signal processing, DSP)作为从处理器执行多个环路的故障监测;而高级精简指令集处理器(advanced RISC Machines, ARM)作为主控制器执行转子位置控制算法,并根据从控制器的故障重构控制器而实现容错;软件结构上提出基于双核处理器的信息交互、任务分配与执行的设计方法,设计了双向中断来协调控制与监控代码间的执行时序。试验得到系统故障诊断与实时容错控制仅需1.8 ms,能够满足系统需求。试验结果证明了本研究所提出架构的有效性。     

一种嵌入式网络硬盘录像机的硬件设计和实现

对一种基于ARM处理器的嵌入式网络硬盘录像机的硬件设计及其实现方法进行了介绍.该设备的主要任务是对模拟的视频和音频信号进行MPEG4数字化压缩和文件存储,并对视频文件进行检索、管理、回放和网络传输.其硬件结构是以S3C2510(ARM940T)为主的CPU,以CPU内置的PCI主桥连接多个TMSDDVI602GDK600 多媒体处理器,构成一个多处理器嵌入式系统.MPEG4格式的视频和音频压缩和解压缩在TMSDDVI602GDK600中完成,压缩后的数据流经主CPU整理成文件并存储到硬盘录像机的硬盘库中.在本系统中,利用CPLD对PCI设备的中断逻辑进行了优化,提高了CPU的数据采集和存储效率.该设备经用户实际使用,在功能和性能上均得到了用户的好评.     

基于FPGA的逻辑处理器设计

对于CPU系统的软核,其能够根据实际需求进行适当的裁剪,因此,CPU设计是当前SOC设计中的重要组成部分.对于FPGA内部设计以及调试整数微处理器软核,其不仅需要涉及到CPU设计中的常规算数逻辑以及指令缓冲和指令集等方面的内容,同时还需要根据FPGA设计的内部结构特点选择对应的优化方案,像流水线结构的选择等.在本文中研究的是Virtex1000FG680-4FPGA上进行32位RISC整数微处理器的设计工作,同时需要实现运行时钟频率为30MHz等要求.     

超低功耗Windows终端的平台实现

AMD LX处理器是低功耗高性能的嵌入式处理器,架构上是将CPU和北桥集成在一起,单颗芯片集成了CPU、显示控制器、DDR控制器以及PCI控制器.CS5536A是传统意义上的南桥,它集成了USB2.0、IDE、UART等功能.最新的Windows终端平台采用以LX处理器为核心,搭配CS5536A的方案,实现了Windows终端的图形和网络应用功能,设计上达到了一体化和超低功耗的要求.     

高档微处理器结构的发展

本文综述了32位微处理器结构的发展情况及提高处理器性能所采取的策略手段,对比采用精简指令系统 RISC 设计和复杂指令系统CISC设计的两类不同微处理器的性能特点,同时论述了32位专用微处理器芯片的结构。     

基于ARM和WINCE的嵌入式热流计的设计

为了进一步提高热流计的处理速度和精度,并给用户提供良好的操作界面,本文设计了一种基于WinCE和ARM处理器的嵌入式热流计系统.本系统以ARM9类型的微处理器S3C2410为核心,实现了高速数据采集误差校正.实验结果表明,本系统充分考虑的影响热流损失的相关因素,较传统的基于8位处理器的热流计在处理速度和用户操作界面上都有了较大的提高.     

基于FPGA的控制系统高效通信架构的设计与实现

为实现分布式系统高效数据传输和控制实时性要求,提出一种应用于集散控制系统的实时、高效通信架构(控制系统内部扩展总线),并且具体地给出总线接口的软硬件设计方法及总线协议的设计方法.通信架构主要由可编程逻辑阵列(FPGA)、复杂可编程逻辑器件(CPLD)及ARM7嵌入式微处理器构成,在保证总线高速传输特性的基础上,实现了目标模块无冲击热插拔.在总线接口上,采用双通道和并行通信设计以提高系统的传输效率,采用通道间热冗余设计以提高总线传输的可靠性;在总线结构上,采用高效的二级缓冲和电气扩展以提高系统的可扩展性和柔性.该架构方案在控制系统原理样机上得到应用验证,结果表明具有良好的实时性和可靠性.     

基于VHDL语言和电路图混合输入的FPGA设计

以硬件描述语言（ＨＤＬ）为输入方式的硬件电路设计，现以发展成为第三代电路设计方法。本文通过使用ＶＨＤＬ语言和电路图的混合电路设计方法在Ｘｉｌｉｎｘ的ＦＰＧＡ上实现单片机ＰＩＣ１６Ｃ５７的兼容电路设计。     

基于双DSP的嵌入式视觉跟踪系统

嵌入式系统中常常需要处理大量的实时数据,特别是在运动目标跟踪的系统中。如何使CPU高效运行更是急需解决的问题。提出了一种用于快速视觉信息处理,实现运动目标跟踪的嵌入式视觉跟踪系统。介绍了基于两片TMS320C32PCM60 DSP为中央处理器,采用并行特征跟踪算法实现目标跟踪的嵌入式视觉跟踪器设计,并阐述了应用两片DSP并行处理实现跟踪算法。经实验运行证明该设计能良好完成对运动目标跟踪等功能,并且运行效率得到有效提高。     

智能型复费率数字电能表的设计

采用Microchip公司的单片机PIC16C67和Analog Devices公司的ADE7755为核心，设计了单相多功能复费率数字电度表，主要用于家庭或工厂的电能消耗测量．它不仅具有电能计量、费率管理、通讯等功能，同婴苎有计量精度高、电磁兼容性能好、过载能力强、功耗低、安装时无需校表、稳定性好、寿命长，以及测量精度高等特点。     

HEVC运动估计中SAD算法的动态可重构实现

高效视频编码（HEVC）标准中引入的不对称分割模式导致运动估计算法中绝对差值和（SAD）运算量成倍增加.为了提高运动估计算法的执行效率,方便用户进行自主选择,设计了同时支持不对称分割模式开启和关闭2种执行模式以及执行模式间自由切换的可重构阵列结构.为了满足用户要求编码速度的同时,最大限度地利用可重构阵列处理器的资源,在阵列结构为16×16个处理元中通过加载16×8、16×4以及16×2个处理元的指令来进行阵列规模的动态重构,采用指令下发的方式将不同的指令发送到对应处理元进行相应配置.实验结果表明,所提出的可重构实现方式在硬件资源占用量接近条件下,相较于流水化实现处理时间减少了约35%,吞吐量提高了约0.4倍.该实现具有较高的执行效率,能够进行执行模式与阵列规模的切换,具有较好的灵活性.     

基于PMAC运动控制器的开放式数控系统研究

为满足加工生产高压玻璃钢管道外螺纹的要求,以PMAC运动控制技术为基础,提出了一种以PMAC为控制系统核心、工业控制计算机(IPC)为系统支撑单元的双CPU开放式数控系统,给出了该系统功能、硬件结构和软件设计方法．实践证明,该数控系统不仅可以实现人机接口的定制和实时控制部件的参数化,而且轨迹行程精确、响应速度快、定位准确度高等优良性能．     

基于ADE7758三相多功能电表的设计

针对采用ADE7755作为电能计量芯片而设计的电表存在着功能简单和精度低等缺点，提出了一种新型数字式三相多功能电表的设计方案．该方案采用ADE7758芯片和PIC16C76芯片进行设计，电表不仅能计量多种电能参数以满足不同的实际需求，而且可对ADE7758片内寄存器的参数进行微调，使其达到很高的计量精度．     

一种改进的分布式搜索引擎模型

为了解决传统分布式搜索引擎存在的搜索性能问题,从索引结构、查询算法方面改进了传统模型．提出了一种非集中的高并行化搜索模型,该模型按照文档主题对索引分类,对较长的倒排记录表采用位图结构,利用多线程技术对索引节点实现并行搜索算法(multi max score heap,MMSH)．实验结果表明:改进模型中的索引分类方法与倒排表结构的位图策略,能够增强Merge层查询的针对性,降低Merge层节点的CPU和内存开销;在倒排表不能完全存入内存情况下,MMSH算法能够实现高度并行化查询,其查询效率高于经典的term-at-a-time算法,缩短了平均查找时间,提高了系统吞吐量．索引分类、位图结构以及并行查询算法能够避免查询的盲目性,改善了分布式搜索引擎的性能．     

PIC16C711单片机与PC机远程通讯研究

采用ＰＩＣ１６Ｃ７１１ 单片机与ＰＣ机的连接构成远程通讯系统．文中介绍其原理和实现方法及其在棉纺车间温、湿度检测中的应用．它对于ＰＩＣ系列单片机在国内的应用和计算机通讯系统的建立具有很好的参考价值．     

基于异构多核构架的红外与可见光实时融合系统

描述了一个自主研制的基于异构多核构架的红外与可见光图像实时融合传输系统的设计与实现方案。本系统是具有异构多核并行计算机体系结构的嵌入式高速实时图像融合处理系统,选择基于ARM与DSP组合异构双核处理器TMS320DM6467T作为中心处理单元,充分利用ARM端的传输控制功能与DSP端的超强计算能力相结合的特点,发挥两种处理器构架的性能优势。提出并实现基于“灰度世界”算法的红外图像增强方式,同时使用拉普拉斯金字塔变换对红外与可见光图像进行实时融合。实验结果表明,采用该异构多核构架的图像实时融合传输系统能够良好地解决多源图像融合算法的大数据量计算处理与系统实时性要求之间的矛盾,提高了多传感器实时图像融合处理与传输系统的处理效率和性能。