一种低功耗射频CMOS电荷泵锁相环的设计

CMOS电荷泵锁相环的应用越来越广泛,这也加强了人们该内容的研究与分析。过去,受各方面技术原因的限制,CMOS电荷泵锁相环在具体应用过程中的能量消耗较大,这对其应用造成了一定的不良影响,而近几年随着各项技术的逐渐成熟,人们加强了对低功耗射频CMOS电荷泵锁相环设计的研究,从而满足低功耗、快速锁定要求。目前,人们在该项内容的研究上已经取得了一定的成绩,但是与期望的标准还存在一定差距。文章研究了一种低功耗射频CMOS电荷泵锁相环的设计。     

高速低功耗CMOS电荷泵的设计

提出一种适用于锁相环路的高速、低功耗电荷泵电路的设计。针对传统电荷泵电路的电流失配问题,本设计引入增益增强电路取代了传统电路中引用共源共栅来增加输出阻抗,大大提高了电路的性能。采用0.35μmCMOS工艺实现,在HSpice的平台下进行仿真。仿真结果表明,该电路充放电时间为40 ns,整体平均功耗为0.3 mW,实现了高速低功耗的目的。     

一种CMOS电荷泵电路的设计

本文采用SMIC 0.18m CMOS工艺分析设计了一种CMOS电荷泵电路,电路采用PMOS与NMOS构成的互补CMOS开关,有效地减小了电流失配、电荷泄漏、开关效应等电荷泵的非理想效应。仿真结果现实,在1.8V电源电压条件下,输出电压线性度良好,电荷泵电路的静态功耗仅为1.44m W;电荷泵上拉和下拉电流变化较小,电流失配率约为1.3%。     

无线收发器中高速电荷泵锁相环电路的设计

文章介绍了一种用于高速频率合成器芯片中的自适应电荷泵电路。该设计能根据输出电压自动调节充放电电流,有效地解决了充放电电流失配问题;采用差分电路结构,通过开关充放电管栅极,提高了电路转换速度,有效地抑制了过冲注入电流;电路采用TSMC 0.25um CMOS工艺实现,可在低电压、高频率下可靠工作。     

一种改进型的CMOS电荷泵锁相环电路

设计了一种宽频率范围的CMOS锁相环(PLL)电路,通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路,有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。另外,设计了一种倍频控制单元,通过编程锁频倍数和压控振荡器延迟单元的跨导,有效扩展了锁相环的锁频范围。该电路基于Dongbu HiTek 0.18μm CMOS工艺设计,仿真结果表明,在1.8 V的工作电压下,电荷泵电路输出电压在0.25~1.5 V变化时,电荷泵的充放电电流一致性保持很好,在100 MHz~2.2 GHz的输出频率内,频率捕获时间小于2μs,稳态相对相位误差小于0.6%。     

基于0.18μm CMOS工艺2.5GHz电荷泵锁相环的设计

主要设计一个基于标准0.18μm CMOS工艺的电荷泵锁相环电路,首先从理论上分析了锁相环的工作原理,进而分析了鉴相器、电荷泵、压控振荡器的结构和性能。在理论研究的基础上,再由IC设计软件Cadence进行设计优化,最终实现了工作频率在2.5 GHz,输出波形占空比达到50%电荷泵锁相环电路,并给出了仿真结果。     

新型低压、高速CMOS电荷泵电路

针对电荷泵传统电路中存在的电荷注入、时钟馈通、电荷分享等现象、问题,提出了相应的解决措施,并且提出了一种新型的电荷泵电路。电路按0．18μCMOS工艺设计,Spectre仿真,可以工作在1V电源电压下,频率达到1GHz,输出电压范围为100～980mV,功耗130μW,输出波形连贯无跳跃。该电荷泵具有结构简单、低压低功耗的特性,适合高速锁相环电路的使用。     

一种基于电荷泵的CMOS图像传感器

提出一种基于电荷泵的CMOS图像传感器.使用一个基本的电荷泵电路提高重置脉冲信号的幅值至5.8 V,使像素单元中的充电节点电压在充电周期可以达到电源电压;同时调整像素单元中的源极跟随器的参数,降低充电节点电压在积分周期的摆动范围下界,充电节点电压的摆幅提高了53.8%,传感器的动态范围提高了3.74 dB.这种方案也减小了充电时间常数,使充电周期减小到10 ns,有效地提高了传感器的图像采集帧率.     

高性能电荷泵电路的设计

针对常用的电荷泵电路存在的电荷泄漏和充放电流失配等不利因素，设计了一种全差分高精度电荷泵，降低了锁相环（PLL）的相位偏差。     

应用于PLL的改进型自校准CMOS电荷泵电路

为提高锁相环中自校准电荷泵电路的稳定性,提出了一种改进型宽摆幅自校准CMOS电荷泵电路.该电路通过引入宽摆幅自校准反馈回路,使电荷泵在输出电压变化范围较大时,UP/DOWN两个开关电流完全匹配,而且该电路不需要专门的频率补偿即可确保绝对稳定.该电荷泵采用0.25μm CMOS混合信号工艺实现.当供电电压2.5V,电荷泵输出节点电压在0.3~2.2V范围内变化时,UP和DOWN电流差值小于2%.     

A Sub-Micron CMOS Programmable Charge Pump for Implantable Pacemaker

In pacemaker design the mainconcerns are reliability, functionality,operating life and miniaturization. Afundamental role in miniaturization is dueto the increased circuit integration; hencelow power circuit solutions that can beintegrated in sub-micron CMOS technology arehighly desirable. This work proposes avoltage multiplier suitable for pulse outputgeneration in an implantable pacemaker,implemented in a standard, low-cost CMOS 0.8 m technology. The circuit can operatewithin a supply voltage range of 2.8 V to 2V, corresponding to the voltage capabilityprovided by the single lithium iodine cell,ubiquitously used in pacemaker. Fineprogrammability of the output has beenachieved, thus allowing the choice of theoptimum tradeoff between stimulationefficacy and battery longevity. Moreover theproposed solution takes care of minimizingthe parasitic coupling and disturbancesbetween the charge pump and other blocks inthe system. Finally the measured steady statecurrent consumption is smaller than .     

三阶电荷泵锁相环锁定时间的研究

对三阶电荷泵锁相环 ( CPPLL)的锁定时间与环路参数之间的关系进行了深入研究 ,提出了一种计算电荷泵锁相环锁定时间的新方法 ,并给出了锁定时间的计算公式。通过行为级模型验证 ,说明该公式可以快速准确地得到三阶电荷泵锁相环的锁定时间 ,并且很直观地反映出锁定时间与环路参数之间的关系。非常适合于电荷泵锁相环 ( CPPLL)的系统级设计和前期验证。     

一种低功耗射频CMOS电荷泵锁相环的设计

描述了基于P型CSL(Current Steer Logic)架构压控振荡器的低功耗射频锁相环设计.其鉴频鉴相器模块采用预充电模式,具有高速、无死区等特点;电荷泵模块在提高开关速度的基础上,改进了拓扑结构,使充放电电流的路径深度相同,更好地实现了匹配;为了达到宽调谐范围的目的,电荷泵模块采用1.8 V电源电压,而压控振荡器模块采用3.3 V,这样可充分利用电荷泵的输出电压范围实现宽调谐.电路设计基于0.18μm 1P6M CMOS工艺,芯片实测结果显示,锁相环工作在940 MHz～2.23 GHz的频率范围内,功耗低于15.2mW,芯片面积为750μm×400μm(不包括10).     

改进型鉴频鉴相器及电荷泵电路的设计*

本文设计了基于电荷泵架构锁相环电路的两个关键模块—鉴频鉴相器和改进型电流引导电荷泵。基于对扩展鉴相范围和消除死区方法的研究,鉴频鉴相器的性能得以优化。同时,为了保证电荷泵在一个宽输出电压范围内获得良好的电流匹配和较小的电流变化,许多额外的子电路被应用在电路设计中来改进电荷泵的架构。电路采用了标准90 nm CMOS 工艺设计实现并进行测试。鉴频鉴相器鉴相范围的测试结果为-354～354度,改进型电荷泵在0.2～1.1 V的输出电压范围内的电流失配比小于1.1%,泵电流变化小于4%。电路在1.2 V供电电压下的动态功耗为1.3mW。     

一种高速低过冲电荷泵电路的设计

为了有效降低传统电荷泵电路的充放电过冲电流,提高电荷泵输出控制电压的稳定性,提出、设计并实现了一种高速低过冲的电荷泵结构,该电路适用于高速锁相环及时钟数据恢复电路.电路在电源电压为1.2 V的0.13 μm CMOS工艺下设计实现,并对版图数据进行了HSPICE模拟,其结果表明,电路在2.5 GHz的速度下能很好的工作,同时电流过冲相比传统电荷泵下降了70%.     

一种高性能CMOS电荷泵的设计

设计了一种用于电荷泵锁相环的CMOS电荷泵电路。电路中采用3对自偏置高摆幅共源共栅电流镜进行泵电流镜像,增大了低电压下电荷泵的输出电阻,实现了上下两个电荷泵的匹配。为消除单端电荷泵存在的电荷共享问题,引入了带宽幅电压跟随的半差分电流开关结构,使电荷泵性能得以提高。设计采用0.18μm标准CMOS工艺。电路仿真结果显示,在0.35～1.3V范围内泵电流匹配精度达0.9%,电路工作频率达250MHz。     

一种高性能CMOS电荷泵的设计

设计了一种用于电荷泵锁相环的CMOS电荷泵电路。电路中采用三对自偏置高摆幅共源共栅电流镜进行泵电流镜像,增大了低电压下电荷泵的输出电阻,并实现了上下两个电荷泵的匹配。为了消除单端电荷泵存在的电荷共享问题,引入了带宽幅电压跟随的半差分电流开关结构,使电荷泵性能得以提高。设计采用0．18-μm标准CMOS工艺。电路仿真结果显示,在0．35V到1．3V范围内泵电流匹配精度达0．9％,电路工作频率达250MHz。