首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到18条相似文献,搜索用时 140 毫秒
1.
详细论述了延时线锁频环在频率合成器中的功能和应用,对锁相锁频环的传递函数和相位噪声单边带功率谱密度进行分析,并给出仿真设计。仿真结果表明,将延时线锁频环用于频率合成器中,能明显改善中远端的相位噪声。  相似文献   

2.
军用跳频通信系统为了提高抗干扰能力和达到高的通信性能,要求跳频频率合成器具有高的跳频速度、低的相位噪声和杂散电平,同时输出频率按照伪随机序列跳变.本文介绍了一种伪随机序列快速跳频频率合成器.本跳频频率合成器采用直接数字频率合成技术(DDS)和锁相频率合成技术(PLL)相混合的形式产生高精度、高稳定的频率输出.该频率合成器的输出频率按m序列快速跳变,输出信号带宽为:350~510MHz,相位噪声优于-90dBC/Hz/1KHz,杂散电平优于-60dB.该频率合成器能应用于军用跳频通信系统,改善通信系统的抗干扰能力.  相似文献   

3.
主要讨论了低相位噪声微波锁相频率合成器的设计 ,并对影响其相位噪声的主要因素如环路滤波器、分频器、鉴相器及压控振荡器 (VCO)分别作了分析和讨论 ;指出了在鉴相器、分频器预先选定的条件下 ,如何设计环路滤波器和压控振荡器而获得最佳的相位噪声性能。  相似文献   

4.
为了改善短波跳频电台中频率合成器的相位噪声特性,分析了DDS激励PLL式频率合成器中锁相环单元工作过程,基于ADI公司的PLL芯片ADF4001,就相位噪声问题对环路滤波器进行了设计.从带宽和相位余量出发,通过一种参数的近似算法,重新计算设定滤波器各种参数值,有效降低了滤波器相位噪声.最后用ADIsimPLL仿真软件对锁相环进行了仿真.结果表明:在70MHz输出时,经计算调整后的系统噪声性能比调整前优化可达0.79%,滤波器噪声性能的优化可达4%.有效改善了频率合成器的相位噪声特性.  相似文献   

5.
通过分析频率干扰的可能性,从而强调了时钟电路的重要性,并介绍频率合成器的结构。通过分析相位噪声及环路噪声在频率合成器中出现的原因,给出了如何消除噪声的方法。  相似文献   

6.
Ka波段低相噪锁相频率合成源的研制   总被引:1,自引:0,他引:1  
本文介绍了依据小型化、低相位噪声原则设计的毫米波锁相频率合成源。在实现方案中,采用微波锁相倍频至毫米波的方法。该频率合成源通过选用高性能的微波脉冲取样锁相源与数字锁相频率合成源相结合的方法,使研制成功的毫米波频率合成源具有体积小、相位噪声低、跳频时间快、可靠性好等特点,可适应于机载、弹载及毫米波通信领域。  相似文献   

7.
锁相频率合成器是现代频率合成器的一种主要型式,其性能主要取决于锁相环路的参数与调整状态,提高频率合成器的性能,有重要的实际意义,本文提出了一种在环路滤波器中加补偿电容来改善频率合成器性能的方法;并给出了现代锁相频率合成器的典型电路,环路参数的设计与选择及补偿后性能改善的实验结果。  相似文献   

8.
为了解决卫星与地面电子设备之间超远程的频率、相位同步问题,给出了一种基于锁相环技术的频率相位同步接收系统.根据锁相接收机的工作原理,对环路带宽与微波链路传输电平等关键参数进行了设计;基于星-地实际链路的实验方法,进行了验证.实验结果表明,系统锁相接收机的环路噪声带宽约为20 Hz,环路带内10 Hz处相位噪声为-116...  相似文献   

9.
本文介绍一种高性能的宽带直接频率合成器的设计方法,可实现频率合成器的高分辩率。在S波段,该合成器在偏离载波1kHz时相位噪声优于-124dBc/Hz,杂散抑制达到70dBc,变频时间小于200ns。  相似文献   

10.
为了在天线接收机中产生精准的本振频率,以10 MHz的晶振作为ADF4350锁相频率合成器的输入信号,并以单片机控制ADF4350的本振作为输出信号。运用仿真软件ADF435X,计算得出ADF4350芯片输出2.422GHz时的6位寄存器的数值,并使用ADIsimPLL3.41软件仿真得出ADF4350的外围环路滤波器的电阻值、电容值和相位噪声值。硬件电路测试结果表明,ADF4350输出频率为2.422GHz,相位噪声可以达到低相噪模式。  相似文献   

11.
针对汽车防撞雷达系统,设计了11.8GHz低相噪频率源.在对锁相环技术研究的基础上,分析相位噪声达到要求指标的可行性,并介绍鉴相器电路、压控振荡器电路以及环路滤波器电路的设计.测试结果表明该输出频率为11.8GHz的频率源获得很好的相位噪声性能,实现1kHz处相位噪声指标优于-90dBc/Hz,并且其他指标均达到要求.11.8GHz低相噪频率源能提高汽车防撞雷达系统的性能.  相似文献   

12.
锁相跳频源的极值相位裕量设计法   总被引:6,自引:0,他引:6  
针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法。使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源。该跳频源在相位噪声、调频速度和杂散抑制等方面的性能指标较高。  相似文献   

13.
X~Ku波段宽覆盖捷变频频率合成器研制   总被引:3,自引:0,他引:3  
提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。  相似文献   

14.
在阐述了锁相环频率综合的工作原理、分析和设计方法的基础上,结合环路稳定性和相位噪声两方面因素对锁相环电路进行了建模及分析。采用安捷伦公司的ADS软件对锁相环进行了系统设计及仿真,并采用Cadence公司的Spectre-RF系列软件进行了锁相环具体电路设计和仿真。采用该方案设计的锁相环输出频率范围18.15 23 GHz,相位噪声-90 dBc/Hz,锁定时间小于5μs。  相似文献   

15.
提出了基于DDS/PLL混合的频率合成器的设计方案,给出了主要的硬件选择,并且对该频率合成器的杂波抑制和相位噪声进行了分析,最后对样机的性能进行了测试,结果表明该频率合成器具有很好的性能,可应用于短波接收机中。  相似文献   

16.
为了获得低相位噪声和高集成度频率源,设计了基于锁相环的频率合成器。利用ADS射频仿真软件,对锁定时间和相位噪声进行仿真,确定设计满足指标要求。用集成VCO的锁相环芯片ADF4360-7进行硬件测试,锁定频率在434MHz,功率达到1dBm,相位噪声为-87dBc/Hz@10kHz。此频率源指标满足大多数测量和通信系统要求,可在射频电路中推广使用。  相似文献   

17.
重点讨论了四阶锁相频率合成器的环路滤波器的设计.环路滤波器主要采用有源比例积分滤波器,为获得更好的环路性能,采用了三阶环路滤波器.通过环路开环传递函数,得到了环路的时间常数和环路滤波器的元件的设计公式.对环路进行了仿真实验,实验结果和实际测试表明总体性能较好,能满足项目要求.  相似文献   

18.
直接数字合成(DDS)是近年发展非常迅速的一种新型合成技术,有频率分辨率高,转换时间短等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器.介绍了DDS的基本原理及DDS PLL的基本实现方法,设计了一种特高频率、宽频带、小步进的频率合成器.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号