基于FPGA的工业数据采集卡设计

采用Verilog HDL硬件描述语言,运用模块化设计方法进行FPGA设计,本文分别设计了工业数据采集卡的UART接收模块,双端口RAM模块以及RAM控制模块,方便的实现了对数字传感器数据的采集,存储以及输出功能,有效地提高了工控系统数据采集的工作效率并节省了系统资源。     

基于DSP和FPGA的运动控制器设计

根据全自动校直机多轴运动控制的要求,设计了一种基于DSP和FPGA技术的校直机专用多轴运动控制器。该控制器主要以数字信号处理器(DSP)为核心,通过FPGA进行功能扩展,实现了对多个交流伺服电机或电液伺服阀的全闭环控制。控制器集成了编码器信号采集、PLC接口、16位高速AD采集和计算机通讯接口,集成度高、运算速度快。     

基于数字锁相环的FPGA多通道频率测量系统设计

针对传统频率测量电路复杂、采集速度较慢的问题,基于FPGA(现场可编程逻辑门阵列),采用全数字锁相环对待测量信号进行倍频,辅以自适应时钟模块、计数模块和串口接收发送模块,设计了多通道频率测量系统,从而达到精简电路并实现对多路待测信号的快速精准测量。实验结果表明,对于100 Hz~10 MHz频率的稳定信号,测量时间仅为100 ms,与标准频率计相比,相对误差<0.5 ppm(1 ppm=10-6)。可用于多路频率信号的实时采集测量。     

一种新型数字锁相环的设计

在传统锁相环74HCT297的基础上。提出一种非常适合于工业用的数字锁相环。使用FPGA内嵌入的数字锁相环74HCT297。并添加少量的数字电路来实现该锁相环的功能。最后给出仿真波形来验证该设计的合理性及有效性。现已应用于80khz／25kW高频感应加热上。     

基于FPGA的最小偏差法插补器设计与实现

在Xilinx ISE开发平台上,运用硬件描述语言Verilog HDL语言设计了最小偏差法直线插补程序与圆弧插补程序,并使用M0delSIM 6.1进行了功能仿真,选用Xilinx公司Spartan-3E系列的器件进行下载配置,硬化实现了最小偏差法插补器.该插补器结合ARM处理器可以构成高速高精度数控系统.     

基于FPGA的电机测速电路设计与实现

为了满足运动控制系统中电机及其他场合测速、测频的要求,提出了一种基于等精度测频原理的频率计,并通过编码器信号不同的处理方法的对比给出了一种基于FPGA的设计方案,使系统能够完成对电动机转速参数和数据的采集和显示.在QuartusⅡ开发软件环境下,采用硬件编程语言Verilog HDL,实现了电机转速精确的的测量.经在实际应用证明,该系统安全可靠、运行稳定、操作灵活、抗干扰能力强、使用方便,编码器信号四倍频后的测速电路精度可达百万分之一.     

基于数字锁相环的FM解调器设计及其在cpld上的实现

系统以全数字锁相环（DPLL）为核心，实现对调频信号的解调。FM信号经前端调理后送入ADC．转化出的数字信号送入CPLD解调，再由DAC将解调出的数字信号转化为模拟信号输出，从而实现对FM信号的解调。DPLL部分由CPLD实现。     

一种新型数字锁相环

针对准周期信号整周期分析的目的,本文提出一种新型数字锁相环.其特点是:一是,具较快的锁定速度,可在一拍半内实现频率锁定;二是,相位抖动小、锁定精度高;三是,对于周期按斜坡规律变化的输入信号的频率可实现无静差跟踪。由于整个电路没有任何模似器件,故可方便地集成为大规模集成电路。     

FPGA在多功能计费器系统中的应用

首先分析了传统的基于单片机的多功能计费器的不足之处,进而提出基于现场可编程逻辑阵列(FPGA)的多功能计费器的软硬件设计方案.该方案已应用于出租车计费器系统.实践表明,这种方案不仅能解决传统计费器集成度不高,功能升级不方便,易受干扰的问题;而且能大大增强系统的可靠性.     

基于FPGA芯片设计高精度陀螺脉冲计数器

介绍了采用现场可编程门阵列(FPGA)芯片-XC4003E及Verilog硬件描述语言实现高精度陀螺脉冲计数器的软硬件设计过程,并讨论了该设计与采用其它标准IC芯片设计计数器的优越性.     

基于Verilog HDL的三轴光纤陀螺时分复用系统数字滤波电路的实现

随着光纤惯性导航系统和光纤陀螺小型化技术的发展,开展三轴一体化光纤陀螺的研究是当前的一个主流。文章首先介绍了三轴一体化光纤陀螺时分复用技术方案,基于FPGA器件,运用Verilog HDL实现梳状滤波功能,完成了三轴一体化光纤陀螺时分复用系统数字滤波电路的设计,减小了电路系统的体积,降低了功耗,满足系统要求,实现了系统的小型化。     

基于VerilogHDL的MTM总线从模块有限状态机设计

针对MTM总线从模块的设计需求,在分析MTM总线通信协议基础上,给出了MTM总线从控制模块的有限状态机模型。该有限状态机作为从控制模块的核心,主要用于完成控制MTM总线从模块的消息传送顺序。分析了MTM总线结构体系和有限状态机设计的主要方法步骤,通过QUARTUS II开发平台,基于Verilog HDL语言对该有限状态机进行了设计实现与仿真验证。基于该有限状态机的MTM总线从通信模块已经设计实现,并在工程中得到应用,性能稳定。     

基于Verilog HDL语言的新型抢答器设计

本文提出一种基于Verilog HDL语言的抢答器设计方法。该设计实现有三组输入,具有抢答倒计时功能,对各抢答小组成绩进行加减操作并显示的抢答器。文中介绍抢答器设计架构、硬件电路和控制程序的设计方法。该抢答器采用Verilog HDL语言模块化和层次化的思想,使设计十分简单,能够广泛应用于各种竞赛中。     

基于FPGA的高灵敏度数字磁通门设计

描述了一种基于FPGA的新型数字磁通门驱动电路.系统运用数字信号处理方法替代了传统的方波产生、相敏检波等模块,并且通过数字平滑滤波方法进行信号处理.系统分辨率高达19nT,线性区间为13 000～15 900nT.实验结果表明该设计在减少硬件开销的同时显著提高了系统输出的稳定性和精度.     

基于FPGA的数字电压表设计

介绍基于FPGA技术的数字电压表设计。在Quartus Ⅱ环境下采用方块图语言实现了数据的采集、转换及显示。设计的数字电压表测量达到0~5V,精度为0.02V,可供相关人员在进行数字电压表设计时参考。     

基于FPGA的数字钟电路设计

数字钟是典型的电子电路的应用,而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusII软件为设计平台,进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作,比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。     

基于FPGA的数字钟电路设计

数字钟是典型的电子电路的应用,而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusⅡ软件为设计平台,进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作,比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。