首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 765 毫秒
1.
提出了一种通过以太网帧间隙(inter-packet gap,IPG)传输同相时钟信息的方法。该方法通过时钟计数方法获得发送端和接收端之间的距离信息以及发送端的相位等信息,并将这些信息通过帧间隙传输给接收端,接收端用距离信息补偿以恢复出发送端的相位。本方法在不改变传统千兆以太GMII总线帧结构的基础上,实现了同相时钟信息通过帧间隙的传输。  相似文献   

2.
《微型机与应用》2017,(4):66-69
无线记分系统的设计分为发送端和接收端两部分。发送端控制程序通过RS232串口通信发送比分数据到单片机控制的下位机,并经由nRF24L01无线射频模块天线进行数据发送;接收端通过单片机控制的无线射频模块天线接收数据并使用8段LED数码管显示记分情况。系统的整体设计包括硬件电路、软件程序设计;发送端上位机界面程序采用VB6.0设计,发送端下位机和接收端单片机程序采用C51。给出了软件设计流程图、硬件实物运行现场图。测试表明,系统运行性能良好。  相似文献   

3.
邓中亮  张仡  刘雯 《软件》2012,33(12)
本文设计了一种基于时间过采样结构的时钟恢复方案,在EP2C20 FPGA平台基于LVDS信道实现了数据流编解码和收发接口相应功能,通过5倍速同频高速采样检测数据边沿,通过这种结构,能够彻底消除在信道传输过程中叠加的数据抖动,从而消除毛刺干扰,并在接收侧同步恢复出发送端同相时钟,保证对发送端的跟踪性能.  相似文献   

4.
分析了线性调频(LFM)信号的时频特性,分析了基于直接数字频率合成器(DDS)技术的信号产生原理,在此基础上,选择ALTERA公司的Cyclone II系列的FPGA芯片EP2C70F896C6FPGA,采用 ROM 查找表技术,基于QUARTUSII系统提供的 PLL 锁相环IP核设计系统时钟,设计产生带宽B=10MHz,时宽 的LFM信号。通过调用Modelsim仿真工具进行RTL仿真验证,FPGA电路仿真的结果与MATLAB仿真结果相符。  相似文献   

5.
介绍了一种系统时钟信号同步设计。为了提高系统时钟同步技术以及系统的可靠性,以现场可编程阵列(FPGA)代替传统的处理器为控制核心,采用锁相环(PLL)和Verilog硬件描述语言进行设计,达到复位实现时钟同步目的。实践证明,该设计运行稳定,可靠性强,适合在高速工作时钟下工作。  相似文献   

6.
SpaceWire是一种面向空间应用的数据总线网络,它支持高速、点对点、全双工的串行总线传输.本文实现了基于FPGA的SpaceWire Codec接收端实现过程中时钟的恢复,复位信号的处理,DS信号的检测和处理,介绍了多时钟域的设计方法.  相似文献   

7.
千应庆  刘元丰  劳力 《测控技术》2010,29(12):74-77
使用Altera CycloneⅢ FPGA设计了百兆实时光纤网络物理层,解决了百兆光纤网络突发数据通信中的数据突发发送、数据时钟的恢复及接收的关键技术。利用空间过采样技术避开了光通信中用于相位锁定、时钟恢复所需的等待时间,直接从码流中提取数据,从而减少了网络突发数据包的同步码开销,提高了光网络的带宽利用率。  相似文献   

8.
基于空间复用的信号检测算法研究   总被引:1,自引:1,他引:0  
为了在接收端恢复出发送端的原始数据,需要在接收端进行信号检测。对几种经典的传统信号检测算法进行了详细阐述和分析,并对各种算法进行了Matlab仿真和性能比较。由此得出,改进型的V-BLAST算法可以用于TD-LTE无线综合测试仪的开发。  相似文献   

9.
PCI Express中2.5Gbps高速SerDes的设计与实现   总被引:1,自引:0,他引:1       下载免费PDF全文
PCI Express是当前广泛应用的高速串行传输标准,其V1.0版本提供2.5Gbps的高速传输带宽。对于高速串行传输而言,精确的发送定时与接收同步是其关键技术。本文在详细分析PCI Express物理层技术的基础上,特别针对串行接收端的数据时钟恢复CDR技术展开研究,采用基于锁相环结构的数据时钟恢复技术设计了一款2.5Gbps速率的高速物理层电路,并基于0.13μm CMOS工艺设计了版图实现。基于HSPICE的模拟结果表明,此设计完全满足了PCI Express的要求,其抖动的均方根值为1.51ps,峰峰值为8.14ps。  相似文献   

10.
给出了一个符合DVI1.0规范的基于FPGA的视频接收器的实现方法,该方法利用FPGA内置的PLL和IODELAY模块实现时钟恢复和相位调整,可节约数字时钟管理模块(DCM);利用FPGA内置的ISERDES和DDR实现串/并转换,并用逻辑来实现字对齐,利用FIFO来实现通道对齐;最后经过解码,输出视频信号.与采用专用视频接口接收芯片相比,其充分利用FPGA自身的资源,提高了系统集成度,减少了资源消耗.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号