共查询到19条相似文献,搜索用时 62 毫秒
1.
详细介绍基2时间抽取快速傅立叶变换(DIT-FFT)的基本原理,在深入研究蝶形运算的基础上,针对蝶形运算中数据和运算参数地址选取的复杂性问题,通过对三个简易计数器的设计,解决蝶形运算中复杂的地址选取操作,使蝶形运算过程简单化,最后基于FPGA平台对基2DIT-FFT蝶形运算的存储器模块和计数器模块进行仿真实现。 相似文献
2.
本文讨论了采用FPGA硬件实现高速实时2K点FFT处理器的设计方案。选择了将基4和基2分解揉合的DIF算法作为实现算法。并采用CORDIC算法代替传统的乘法-累加单元,使得FFT中的三角函数计算只需加减和移位操作来实现。整个处理器采用流水线结构,并且有两个RAM分别轮流作为输入缓存和每一级的中间运算结果存储器。 相似文献
3.
4.
5.
6.
在火车车轮的振动式擦伤检测系统中,经常需要对振动信号进行频谱分析,为实现振动频谱信号的及时输出,在此根据FFT算法中的一种变形运算流图,提出一种基于FPGA的FFT流水线结构,总结了利用流水线结构实现这种FFT运算流图的数据存取规律,并按此结构利用Verilog语言设计了64点数据的6级流水线运算结构。利用振动信号测试数据进行仿真实验,结果表明该设计方法的正确可靠。 相似文献
7.
文章提出了一种新的基于CORDIC算法的硬件电路实现方法。首先介绍CORDIC算法及其原理,然后介绍了CORDIC算法的16级流水线结构硬件电路实现,最后介绍了一种新的改进型实现方法,可以有效在兼顾16级流水线结构的高实时性优点的同时,解决CORDIC算法本身对角度范围的限制问题,同时在某种意义上也降低了电路的复杂度。 相似文献
8.
文中设计了一款64点基-4FFT处理器,用改进的CORDIC (MVR-CORDIC)处理单元代替常规FFT处理器中的复数乘法器,改进的CORDIC处理单元在保证SQNR性能下,仅用极少次数的移位加法运算即可完成一次复数乘法,缩减了完成一次基本蝶形运算的时间并减小了面积开销。该FFT处理器结构采用两块独立的RAM,并对中间数据作“乒-乓”式存储操作以节省数据存储时间,从而提高完成一次FFT运算的速度。所设计的FFT处理器通过FPGA进行验证,结果表明平均完成一次64点FFT运算仅需要不到1μs。 相似文献
9.
首先分析了基二FFT算法的原理以及在FPGA上实现FFT处理器的硬件结构。其次详细研究了在FPGA上实现FFT的具体过程,利用CORDIC算法实现了旋转因子乘法器,解决了整体设计过程中主要面对的几个关键问题,最终利用Verilog编程实现了基二流水线型FFT处理器,利用MATLAB与MODELSIM结合仿真结果表明该设计满足FFT处理器的基本要求,在10 MHz的采样率下完成32点FFT只需要14.45μs,设计方法也简单易行,具有一定的推广价值。 相似文献
10.
基于FPGA的激光测距系统中基4算法的FFT研究 总被引:1,自引:0,他引:1
文章提出了利用可编程逻辑器件FPGA通过硬件来实现快速傅立叶变换( FFT)的基4
算法,提出了采用两个蝶形运算器同时并行计算,每次蝶形运算按顺序进行的结构,将并行处理与顺序处理相结合,提高并行度和数据吞吐量,每次蝶形运算时间不超过1μs,完成整个256点复数FFT运算大约需要120μs左右,同时又节省资源。该方法在激光矿井提升机位置跟踪系统中应用取得了良好效果。 相似文献
11.
12.
面向无线个人局域网应用设计了一种高吞吐量、低复杂度的2 048点快速傅里叶变换处理器。提出了新型改良基-26算法用于降低硬件实现复杂度,采用多路径负反馈架构来提高数据吞吐量。为了减少硬件成本,采取正则有符号数常数乘法器替代布斯乘法器完成除旋转因子W2048外所有旋转因子的复数乘法运算。另外,采用了一种减少存储旋转因子W2048系数只读存储器空间的方法,将其存储空间减少为原来的一半。基于QUARTUS PRIME平台的仿真结果显示,工作频率为320 MHz时,最高数据吞吐速率达到了2.6 Gsample/s,而且对比以往的研究方案至少可节约逻辑单元使用量23%,记忆体单元使用量12%。 相似文献
13.
14.
采用SPWM的三相逆变技术在调速传动、电源转换和电力电子控制领域均有着广泛的应用,为提高三相SPWM产生的效率和精度,在此设计了一种不对称规则采样的三相SPWM发生器。调制正弦信号采用改进型迭代算法CORDIC产生,相对于查表法,无需占用大量的存储器空间,利用等腰三角波与调制正弦波相比较的不规则采样,得到SPWM的输出信号,并于QuartusⅡ编译环境下采用Verilog HDL硬件描述语言实现模块化编程设计,进行波形仿真验证了该设计的高效性和高精度性。该设计适用于高精度的三相逆变系统,也可与其他模块相结合应用于各种三相电机的正弦驱动等场合。 相似文献
15.
在分析CORDIC算法原理基础上,提出了一种基于CORDIC算法的流水型DDS结构,用以取代传统的ROM查找表法。同时对输入角度进行预处理,对迭代结果进行后处理,实现了整个周期的三角函数计算。设计采用verilog语言描述,在QuartusⅡ9.0下编译综合,以及Modelsim-altera6.4进行了仿真。结果表明,该算法比传统算法具有计算角度范围大、高速度和低资源的优势。 相似文献
16.
17.
通信系统的振幅键控(ASK)、移频键控(FSK)和移相键控(PSK)是数字调制的3种基本信号形式。而数字调制器载波的产生通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法通用数字调制器的FPGA实现方案,可以有效地节省FPGA的硬件资源,提高运算的速度。文章最后给出了该方案的硬件测试结果,验证了设计的正确性。而且整个系统便于编程、修改以及升级改进。 相似文献
18.
19.
一种基于贪婪算法的CORDIC改进算法 总被引:1,自引:0,他引:1
针对传统串行坐标旋转数字计算方法(CORDIC)耗时且占用较多资源的缺点,提出了一种旋转模式下CORDIC算法的新型改进算法,该改进算法可用来代替直接数字频率合成器(DDS)查找表进行正余弦的计算。通过采用贪婪算法实现对CORDIC旋转方向与旋转角度的优化,从而可以达到串行转并行和减少迭代次数、节约资源的目的。该算法可以应用于三角函数的复杂函数的硬件实现中。仿真结果表明,在迭代次数相同的情况下,改进算法较传统算法可以获得更高的精度。最后,在Xilinx FPGA的Spartan-3E芯片上实现了改进的CORDIC结构。与传统CORDIC算法相比,在运算精度为10-5时,可以节省Slices、LUTs(Look Up Tables)资源分别为28%和25%。 相似文献