JPEG-LS多路并行译码的FPGA实现

提出了一种基于FPGA的JPEG-LS的多路并行译码系统,运用VHDL语言实现,以提高图像的译码速度.系统主要分为检测模块、译码模块和码流分配模块三部分.在检测模块中提取和去除头文件的图像信息,译码模块则根据算法对图像数据进行恢复,码流分配模块为多路并行算法的关键.利用流水线结构的思路采用乒乓操作将码流从检测模块传送到外部RAM.在译码时采用同样的方法将数据送入多个译码模块进行译码.     

具有良好重建特性的正交镜像IIR滤波器组的设计新方法

提出了一种新的设计两通道近似完全重构IIR滤波器组的方法.分析滤波器组由基于全通滤波器的多相网络实现,所引起的相位失真几乎完全被综合滤波器组所平衡.从QMF的完全重构理论出发,提出综合滤波器组也由全通滤波器来实现,整个系统的设计就转化成相位均衡器的设计,并且给出构成综合滤波器组的稳定的全通滤波器的封闭解析表达式.仿真结果证明,本方法设计的系统不仅完全消除了幅度和混叠失真,相位失真可以在附加一定的信号延时的基础上进行最小化,而且计算量小,系统恒稳定.     

一种设计IIR QMF滤波器组的新方法

本文提出了一种新的设计两通道近似完全重构IIR滤波器组的方法.分析滤波器组由基于全通滤波器的多相网络实现,所引起的相位失真几乎完全被综合滤波器组所平衡.从QMF的完全重构理论出发,提出综合滤渡器组也由全通滤波器来实现,整个系统的设计就转化成相位均衡器的设计,并且给出构成综合滤波器组的稳定的全通滤波器的封闭解析表达式,仿真结果证明,该方法设计的系统不仅完全消除了幅度和混叠失真,相位失真可以在附加一定的信号延时的基础上进行最小化,而且计算量小,系统恒稳定.     

基于PXI总线的多路电源检测的研究与实现

基于PXI总线模块仪器,研究并实现了应用于工程项目中的多电源检测系统,在保证PXI多路开关模块寿命的同时,有效地跟踪了每路电源电压值的波动情形,并及时在用户界面显示,同时将数据保存。多路电源检测系统的实现获益于PXI模块仪器软硬件的完美结合,很好地解决了工程中的多路检测问题。     

基于MA型分布式算法的高阶FIR滤波器设计及其FPGA实现

针对利用现有分布式算法在FPGA上实现高阶FIR滤波器时,存在资源消耗量过大和运行速度慢等问题,提出一种新型高阶FIR滤波器的FPGA实现方法。首先综合采用多相分解结构、流水线等技术对高阶FIR滤波器进行降阶处理,然后采用提出的基于二输入开关和加法器对的分布式算法结构(MA型DA结构)实现降阶后的FIR滤波器。利用ISE10.1在Xilinx Xc2vp30 7ff896 FPGA开发板上实现了一系列8阶到256阶的串行和并行结构FIR滤波器。实验结果表明,该方法有效地减少了系统的资源消耗,提高了系统的时序性能。     

多阶微分采样及其在高速ADC系统中的应用

首先阐明了多阶微分采样的原理，给出了更为简洁的完美重构条件。然后根据该条件导出了多阶微分采样完美重构滤波器组的频谱响应和理想的冲激响应。时理想滤渡器的冲激响应进行了延迟、截断和加窗来得到可实现的有限冲激（FIR）重构滤波器组，从而实现了高速的多阶微分采样型ADC系统。理论分析和仿真结果说明本文设计的重构滤波器组可以对多阶微分采样进行很好的重构，整个系统信纳比（SINAD）平均可迭83．3dB，无伪波动态范围（SFDR）平均达102．7dB。     

软件无线电中频数字化模块的FPGA设计实现

为了便于实施软件无线电系统中基带信号的处理,需对中频信号进行数字化下变频.论文构建了基于FPGA的数字下变频系统,该系统参照GSM系统标准,并与现有通信模式兼容.在该数字下变频系统中,数控振荡器采用坐标旋转矢量计算方法来实时计算所需的正、余弦样本值,以易于实现的流水线结构取代了传统的需占用的大量ROM资源的查找表.同时,通过多相结构的等效变换将抽取滤波模块以抽取滤波器来实现,并采用积分梳状(CIC)滤波器、CIC补偿滤波器、半带(HB)滤波器和FIR滤波器四级级联的结构.用Verilog语言实现了中频数字化系统模块的设计,QuartusⅡ和MATLAB的仿真结果都验证了设计的正确性和系统处理的实时性.     

基于AHDL的FIR数字滤波器的设计

本文使用查找表作为滤波器的硬件实现算法,采用AHDL和模块化的设计方法,对整个数字滤波器进行多层次功能模块的划分,完成了各个层次模块的设计,并将所有模块进行组合,设计了全局并行有限长脉冲响应（FIR）数字滤波器。     

基于可重构的高速并行数据采集系统的设计与实现

本文介绍了一种基于可重构技术的高速并行数据采集系统的设计方案及实现方法。系统每个采集通道由一组A/D和双端RAM组成,多个采集通道模块组成多通道全并行采集系统;采用Altera公司的现场可编程门阵列(FPGA)EP1C6-8和软核CPU为数据处理与控制核心,异步双端RAM为数据缓冲区,USB控制器为CY7C68013。采集系统使数据采集、数据处理、数据传输并行执行,同时系统具有较强的容错能力。本文描述了设计方案的硬件和软件实现,实验表明系统具有高速、实时、能耗低、容错强等特点。     

云计算环境下分布式大数据多信道并行控制系统

分布式大数据控制受到信道数量影响易产生不同步现象,导致信道控制性能较差,设计一种云计算环境下分布式大数据多信道并行控制系统。系统硬件：节点处理模块由FPGA芯片以及抗干扰器组成;无线通信模块主要由射频芯片与无线收发器组成;USB模块由接口芯片、寄存器、存储芯片以及周边电路构成。系统软件：分布式大数据多信道数据存储与处理模块的构成为同步存储数据单元与数据多路实时处理单元;多信道并行控制模块主要由多信道并行管理单元、多信道状态扫查单元以及生成数据流单元构成。通过硬件与软件相结合实现了分布式大数据多信道并行控制。实验结果证明,分布式大数据信道平均传输速率数据则分布、保持的较为均匀,实现了性能提升。