共查询到19条相似文献,搜索用时 125 毫秒
1.
2.
基于FPGA的正交数字混频器中数控振荡器的设计与实现 总被引:1,自引:0,他引:1
本文介绍了一种利用矢量旋转CORDIC(COordination Rotation Digital Computer)算法实现正交数字混频器中的数控振荡器(NCO)的方法。首先推导了CORDIC算法产生正/余弦信号的实现过程,然后给出了在FPGA中设计数控振荡器的顶层电路结构,并根据算法特点在设计中引入流水线结构设计。 相似文献
3.
在射频系统后端信号处理调制解调系统中,直接数字频率合成器(DDFS)起着非常重要的作用。介绍了CORDIC算法的基本原理,提出了一种利用流水线结构生成高频率分辨率、高动态范围正弦波的方法,并给出了利用FPGA实现该流水线结构CORDIC算法的过程。 相似文献
4.
设计实现了一种基于CORDIC算法和乘法器的直接数字频率合成器。采用混合旋转算法实现相位幅度转换,最高工作频率达到400MHz。在算法级,将DDFS中需要执行的π/4旋转操作分成两次旋转完成,第一次旋转采用CORDIC算法,第二次旋转采用乘法器来完成,同时采用流水线结构来实现累加器,提高整体性能。在晶体管级,采用DPL(Double-pass-transistor logic)逻辑实现基本电路单元,减少延迟提高速度。经0.35μmCMOS工艺流片,在400MHz的工作频率下,输出信号在80MHz处,SFDR为76.47dB,整个芯片面积为3.4mm×3.8mm。 相似文献
5.
6.
7.
基于CORDIC算法的高速直接数字频率合成技术的ASIC实现 总被引:1,自引:0,他引:1
文章主要分析了如何利用基于矢量旋转的CORDIC(Coordination Rotation Digital Computer)算法实现高速高精度的直接数字频率合成技术(DDS)。首先推导了CORDIC算法产生正余弦信号的实现过程,然后给出了在FPGA中设计数控振荡器(NCO)的顶层电路结构,并根据算法特点在设计中引入流水线结构设计。 相似文献
8.
基于CORDIC算法的坐标转换电路的FPGA实现 总被引:8,自引:0,他引:8
坐标转化在雷达信号处理中应用得非常广泛,随着对实时性要求的不断提高,传统的方法已经不能满足要求。在介绍CORDIC(Coordinate Rotation Digital Computer)算法的基础上提出了一种基于该算法的能够同时进行两路数据的坐标转换的FPGA实现方案。该方法以全流水线结构实现,转换速率快,精度高,能够满足现代雷达信号处理中对实时性的要求,并在实际系统中得到了应用。 相似文献
9.
CORDIC算法将复杂的算术运算转化为简单的加法和移位操作,然后逐步逼近结果。这种方法很好地兼顾了精度、速度,非常适合三角超越函数的硬件实现,但同时也带来硬件资源占用增加的问题。如何尽可能减少CORDIC算法带来的硬件资源占用增加,是利用CORDIC算法实现三角超越函数的关键。本文提出一种改进型三角超越函数CORDIC硬件实现方案,该方案中CORDIC算法IP核利用VHDL语言进行编写,IP核在Modelsim6.5g上通过功能仿真,并且在XUPV5-LX110T FPGA开发板上通过硬件测试,实验结果表明改进的方案可以有效减少CORDIC算法带来的硬件资源占用增加。 相似文献
10.
11.
在现代数字信号处理领域中,CORDIC算法是一种重要的数学计算方法。该算法采用一种迭代的方式,运算简便,被广泛应用于乘除法、开方以及一些三角函数运算当中。但CORDIC算法需要较高的迭代级数以保证运算精度,在进行FPGA实现时仍然会消耗较多的硬件逻辑资源。为进一步减少CORDIC算法实现时的资源消耗,设计并实现了一种基于折叠变换的CORDIC算法。相比传统的流水结构CORDIC算法,该折叠结构的CORDIC算法消耗的硬件资源大大减少。文中给出了这一方法的实现结构,并给出了仿真结果。 相似文献
12.
提出了一种新的选择迭代式高速高精度CORDIC(COrdinate Rotation Digital Computer)算法.基于表驱动法缩小目标旋转角度,通过改进的基本角度选择方法旁路不必要的迭代;并以移位和减法实现幅度校正,减小硬件资源消耗.设定角度误差小于10-5rad时,迭代次数减小至7次以下.在DDFS(Direct Digital Frequency Synthesizer)的应用中,利用区间压缩技术在Xilinx的FPGA中实现20位定点小数电路设计.仿真及实测结果表明,该算法幅度误差小于2×10-5,输出延时不大于43.5ns,同时硬件资源消耗不增加. 相似文献
13.
基于CORDIC(坐标旋转数字计算)算法的NCO(数控振荡器)设计方法克服了传统数字下变频器查询表大的缺点,摆脱了用查表法产生离散正弦信号需要占用大量ROM资源的弊端,提高了资源的利用率,减小了硬件设计的代价。该算法使数控本振和数字混频两个功能合在一起完成,省去了2个乘法器,利用CORDIC算法CORDIC旋转的移位一相加流水结构,实现了数字下变频器的设计,其有效性通过仿真得到验证。 相似文献
14.
基于CORDIC算法的复数除法器FPGA实现 总被引:1,自引:1,他引:1
在现代数字信号处理电路设计中,除法器有着广泛的应用。这里阐述一种复数除法器的设计思想和实现方法,引入CORDIC算法到复数的除法运算中,利用CORDIC旋转操作来代替乘、加法操作,然后采用双比特移位操作得到最终运算结果。经CORDIC旋转后数据最多只放大2位位宽,因此可以减少硬件实现中的器件迭代次数。经过FPGA验证结果表明,整个设计运算速度快、节省器件,并且计算精度高。 相似文献
15.
16.
基于嵌入式的CORDIC算法的改进及实现 总被引:1,自引:0,他引:1
介绍了CORDIC算法的基本原理,分析了CORDIC算法的具体计算方法.针对利用CORDIC流水线实现FFT蝶形运算耗费资源多的问题,依据CORDIC计算迭代系数的方法改进了CORDIC流水线的结构形式,使其适应FFT算法.整个FFT处理器的实现主要利用了Cyclone Ⅱ系列的EP2C35F672C6.并通过时序仿真和硬件仿真来进行比较.它们的计算结果基本一致. 相似文献
17.
本文介绍了一种应用CORDIC算法的线性调频直接数字合成(DDS)的实现方法。由于DDS输出的余弦波形直接由极坐标系中的幅度值和角度值确定,而CORDIC算法将极坐标系直接转换为包含正、余弦值的直角坐标系,从而实现频率数字调制。通过计算机仿真和FPGA硬件实现表明,采用这种算法的DDS是高精度和高效的。 相似文献
18.
This paper presents an efficient approach for computing the N-point (N=2n) scaled discrete cosine transform (DCT) with the coordinate rotation digital computer (CORDIC) algorithm. The proposed algorithm is based on an indirect approach for computing the DCT so that the vector rotations are completely separated from the other operations and placed at the end of the DCT unit. As a result, unlike the other CORDIC-based DCT architectures, the proposed scaled DCT architecture does not require scale factor compensation. The number of CORDIC iterations is minimized through the optimal angle recoding method based on the three-value CORDIC algorithm. Although this three-value CORDIC algorithm results in different scale factors for different angles, this does not incur any extra hardware in the proposed scaled DCT architecture 相似文献
19.
在介绍CORDIC算法原理的基础上,提出了基于CORDIC算法的直角坐标与球面坐标变换电路的工作原理,并结合现场可编程门阵列(FPGA)的特点,给出了变换电路的FPGA实现方法,最后利用QuartusⅡ软件进行了直角坐标到球面坐标变换电路的编程实现和时序仿真,并在EP2S90F102014上验证了设计的有效性和可靠性 相似文献