芯片技术：国产微机发展关键

一、芯片是科技发展的媒介 回顾短暂但很丰富的计算技术发展历史,从真空管到晶体管,到微电子时代,以及相应的装配技术的进步,都说明激励这种发展的一个简单目的就是要不断提高单位体积内的计算处理能力。例如:1958年的晶体管尺寸大约为1厘米,1970年为10微米,1985年为1微米。到下世纪初,预计会只有0.1微米。到2010年,每块芯片将能容纳10亿个器件(当然这种发展会达到一个极限,人们估计这个极限就是0.05微米,因为这时开关特性就已经消失     

低功率双极晶体管存贮单元

低势垒肖特基二极管和高势垒肖特基二极管已与双极晶体管组合,制作出平面集成电路小面积存贮单元,功率维持在75微瓦。在离子注入P型硅(10~(17)厘米~(-3))上形成的低势垒二极管用作为集电极高阻抗负载。在外延n型硅(10~(16)厘未~(-a))上形成的高势垒二极管提供与存贮器阵列中位线的低电容低漏电耦合。 硅肖特基二极管的高度再现性的硅化铑,以及高质量欧姆接触,是在一次溅射和高温操作中形成。制造过程完全适合于梁式引线工艺。已估计使用这些单元的512字存贮器模型,工作在60毫微秒的读周期时间或写周期时间。     

心中有数

1个原子目前,英国研究人员研制出了世界上最小的电子晶体管,其厚度为1个原子,直径为10个原子。根据摩尔定律,每隔18个月,集成电路上晶体管的数量将翻番,从而不断提升计算机性能。然而当前电子晶体管材料发展受限,之前由于只能采用硅作为材料,受到材料体积所限,只能维持未来10年的摩尔定律发展,而这个新的晶体管采用石墨烯材料制成,可以做得更小,这或许可以使摩尔定律延续发展更久。CFan评论:我们不得不赞叹摩尔     

绝缘体上外延硅薄膜MOS工艺的五管存储单元

和一般互补MOS 工艺的六管存储单元相比较,五管存储单元所需要的面积大约只占百分之七十。目前已经研制出在绝缘体上外延硅薄膜(简称ESFI)的存储矩阵,这个矩阵的单元面积为5700微米~2(9密耳~2)。此外,还提出了一种读出电路和估计了2048单元存储器芯片的典型数据。     

谈谈磁泡技术的现状

磁性薄片在外加偏磁场作用下形成的圆柱形磁畴就是磁泡。近年来,磁泡技术有了很大的发展。IBM 公司在1972年已制成了一个8千位的磁泡系统。基片材料是无定形的,通过溅射钆-钴(Gd-Co)合金形成薄膜,泡径为2微米,存储密度达10~7位/时~2。坡莫合金图形的制作是用电子束曝光后刻蚀而成的。后来,IBM 公司又研制了一个100步的移位寄存器,存储密度为10~8位/时~2。现在IBM 公司正在进行16千位的磁泡系统的工作,泡径为1微米,传输速率为10兆周,平均取数时间可为0.1毫秒。另据贝尔(Bell)实验室报导,他们研制的2×10~4字×50位的磁泡操作系统已可靠运行一年半以上,偏     

DrugFET的研究(Ⅵ)——硅钨酸-普鲁卡因FET的研制与应用

本研究是将离子敏感场效应晶体管(ISFET)与药敏感膜相结合,而研制成的一种对普鲁卡因有良好响应的药物敏感场效应晶体管传感器(DrugFET).它是一种以硅钨酸为电活性物质,制成的PVC膜ISFET.对盐酸普鲁卡因响应的线性范围是1.0×10~(-1)—3.0×10~(-5)mol/L,斜率为57.5mV/pC(C:mol/L),检测下限为1.0×10~(5)mol/L.适宜pH范围为3.0~8.0.利用该传感器分析盐酸普鲁卡因注射液的含量分析结果和药典方法相一致.     

基于带图形的硅衬底上制备硅薄膜的技术

对硅基MEMS的可动部件很多都是采用在带图形的硅衬底上制备的硅薄膜通过深槽腐蚀释放获得的特点,开展在带图形的硅衬底上制备硅薄膜技术研究,得到一种通过两次硅硅键合、减薄抛光、一次湿法腐蚀硅相结合的在带图形的硅衬底上制备硅薄膜的有效方法,该方法制备出了的薄膜厚度为10 μm,均匀性为±0.5μm,达到了厚膜SOI材料制备的指标要求,硅薄膜完好率达到70%以上,为硅基MEMS的可动部件的制备打下了坚实的基础.     

LSI应用的掺磷硅化钼膜

本文研究了用于 LSI 的栅电极、互连材料及掺杂扩散源的掺磷硅化钼的性质。掺磷的硅化钼膜是利用专门设计的 Mo、Si 复合靶,在 PH_3/Ar 气氛中进行复合溅射淀积的。PH_3在溅射过程中分解出 P 和 H_2,而 P 又与 Mo 和 Si 化合。所用的膜中磷的浓度一般为1.5×10~(21)/厘米~3。刚淀积出的膜(Mo/Si≤0.5)呈非晶结构,电阻率高。膜在高于800℃温度下退火后变成多晶,电阻率降低。Mo/Si 为2:1的膜在1000℃N_2气中退火后,电阻率为7.5×10~(-5)欧姆—厘米。在 O_2气退火的过程中,磷能由掺杂的硅化钼膜扩散到 Si 衬底。在高达1100℃下高温退火之后,硅化钼与硅衬底间的接触电阻低于2×10~(-6)欧姆—厘米~2。掺杂的硅化钼栅 MOS 场效应晶体管的可靠性同硅栅器件的一样好,在150℃2.5MV/cm1000小时的应力考核条件下,其闽值电压漂移在±20mV 之内。     

为庆祝集成电路发明三十周年 “奇迹芯片”的创造者——美国德州仪器公司将参加北京国际电讯、计算机和电子展览会及会议

<正> 三十年前,正当其它半导体制造商忙于改良硅晶体管时,硅晶体管发明者——美国德州仪器公司的科学家们已经为第二次工业革命迈出了最重要的一步,成功地创造了当时被称为“奇迹芯片”的集成电路,同时亦为该公司今天的辉煌成就奠定了坚实的基础。集成电路是将由多个晶体管组成的电子电路集成在一块芯片上,这项技术在三十年前无愧为奇迹。从此以后便在“奇迹芯片”技术的基础上不断创造出一个又一个新奇迹。例如,在集成电路发明后的十年,美国德州仪器公司成功地利用集成电路技术制成了首台手提式计算器,大幅度地提高了生产力。三年后,该公司又成功地制成了首台单芯片微处理器,大大加快了电脑时代     

高密度静态ESFI MOS存储单元

前言在绝缘体上集成电路不仅具有众所周知的开关时间短的优点,而且也具有高的密度,因为不同的元件,如象互补的晶体管及二极管可以集成在同一衬底上而不需要附加任何的绝缘措施,并且由于在相邻元件中间利用腐蚀的方法使元件之间的硅薄膜剥离,以避免元件之间的寄生效应。以高的存储密度为例,将讨论在绝缘体外延硅薄膜(ESFI)~1上已经实现了的新的静态MOS存储单元。另外还将描述在小规模和大规模集成矩阵中它们的静态和动态特性。这些存储单元与动态存储单元[1]在密度上是可比拟的,而由于该单元不需要再生,所以这一特点比它们优越。     

光敏CdTe多晶薄膜研制

<正> 薄膜制备分别用电子束和电阻加热的方法真空蒸发制备了CdTe薄膜。真空度为1～5×10~(-5),蒸发源采用钼舟内放入纯度为99.999％的本征CdTe单晶块,由于我们采用的是CdTe单晶的边角料,纯度虽高,但成本较低;基板采用经过清洗处理的微晶玻璃片;     

一种低压恒跨导轨对轨CMOS运算放大器设计

介绍了轨到轨恒定跨导运算放大器输入级电路设计。所提出的电路通过使用虚拟输入差分对动态地改变输入差分对的尾电流来获得恒定跨导gm。引起总跨导gm变化的因素是输入对和虚拟输入对在共模输入电压变化时不能同时生效,当输入对关闭时输入对的尾电流晶体管处于三极管区域当共模电压变化时,虚拟输入对将在输入对之前从截止区域进入亚阈值区域。在低电源电压设计中,此因素的影响更突出。为了解决这个问题,采用添加补偿电流源到每个虚拟输入差分对的尾电流晶体管,以降低跨导gm的变化。所设计的运算放大器输入级的gm变化误差约为±2%。     

22纳米3D晶体管技术

Intel在微处理器晶体管设计上取得重大突破,沿用50多年的传统硅晶体管将实现3D架构,一款名为Tri-Gate的晶体管技术得到实现。3D Tri-Gate晶体管使用了一个微薄的三维硅鳍片取代了传统二维晶体管上的平面栅极,使得晶体管可以更加紧密地靠在一起,从而大大提高晶体管密度。这种设计可以在晶体管开启状     

面向膜电极的选择性生成纳米级多孔硅技术的研究

研究了面向微型燃料电池膜电极的多孔硅薄膜的制备工艺.多孔硅刻蚀工艺高效便宜,与标准CMOS工艺兼容.通过选择不同的衬底掺杂浓度和适当的电解液浓度能控制纳米(或微米)级多孔硅的孔径大小,得到适用于膜电极的纳米级孔径的多孔硅薄膜,证实了纳米级多孔硅可用于硅微燃料电池中膜电极的可能性.     

3DNow!探密

微处理器从8008/8080发展到Pentium二代,制造工艺水平从1.5微米提高到0.25微米,集成晶体管的数目也提高了几个数量级,由最初的3500个到现在的K6有880万个。而6月2日,AMD公司已正式向中国推出了其最新的内含930万个硅晶体的新型K6级微处理器——AMD K6-2。由于采用了0.25微米五层金属工艺制造技术和局域互连、浅沟隔离的生产工艺,K6-2实现了在81平方毫米面积上集成930万个晶体管的重大突破,相比之下Intel公司的PentiumⅡ还停留在750万这一数量级上。正是有了这180万个硅晶体管,AMDK6-2才得以在保持与SOCKET7脚张数相同的Super7平台上,实现了与采用SLOT1的Intel PⅡ级芯片相同的100MHz外频总线,较以前66MHz的Socket 7总线接口快50％,而系统性能可提高两级(以处理器速度计)。更重要的是,由于采用了AMD创新的3DNow!技术,K6-2向全球客户提供了全新水平的三维性能及逼真的图形效果。     

业界动态

英特尔公司日前宣布推出两款针对移动计算的新型处理器:主频为400MHz的便携式奔腾Ⅱ处理器和主频为400MHz的便携式英特尔赛扬处理器。这两款新产品为笔记本电脑带来了性能和功能的双重提升,同时也标志着英特尔公司以便携式处理器产品为起始,正式采用0.18微米工艺制造的处理器。 英特尔的0.18微米工艺集中了业界尖端的晶体管技术优势:0.14微米的晶体管栅极宽、厚度仅为2纳米的栅氧化层和一个硅钴化合物(CoSi2)层以达到低阻抗;层间连接为铝电导层和低容抗的氟氧化硅(SiOF),隔离层相间的六层结构以确保产品的高性能。     

一种基于高肖特基势垒的高性能隧穿场效应晶体管

为提升隧穿场效应晶体管的正向导通性能,有效降低晶体管的体积,根据TFET与SB MOSFET的结构优势提出一种基于高肖特基势垒的高性能隧穿场效应晶体管.提出带有等号形主控制栅的中央辅助控制栅结构,利用肖特基势垒来阻挡反向漏电流的同时,在导通机制上尽可能提高电子势垒的高度来减少热电子发射电流的产生.通过增大体硅与源漏电极...     

纳米技术进入芯片研发规划

2005年12月底发布的《国际半导体技术发展路线图》预测了芯片产业向后硅时代的过渡,这一报告被半导体产业视为规划技术研发的重要依据。该报告指出尽管未来10年纳米技术不会取代现有的芯片制造工艺,但其已正式出现在半导体产业技术路线图中,最终半导体产业将放弃传统的硅晶体管。为保持其他技术产业无法达到的、摩尔定律式的增长速度,为在芯片中集成更多晶体管以提高芯片处理能力,传统晶体管尺寸变得越来越小,目前尺寸最小的晶体管只有几个分子大小,而业界认为未来10年硅晶体管的尺寸将继续缩小,但既便如此其仍无法与采用纳米技术的晶体管相…     

硅双晶结高温超导直流量子干涉器件

研究了在硅双晶基片上制备高临界温度 (Tc) ,YBa2 Cu3 O7(YBCO)直流量子干涉器件 (DC SQUID)工艺及其特性。采用脉冲激光沉积技术在Si ( 10 0 )双晶基片上原位制备钇稳定氧化锆 (YSZ)、CeO2 隔离层、YBCO超导薄膜及非超导YBCO钝化层 ,超导薄膜临界温度为 88K。采用激光技术直接成型的硅双晶结符合典型电阻分路结RSJ模型 ,其IcRN 值在 77K下可达到 15 0 μV ,具有Fraunhofer衍射状的Ic(H)特性。所实现的DC -SQUID器件电压 -磁通传输函数达 4.835 938GV/Wb ,白噪声区及 1Hz下的噪声水平达 136 .47816zWb/Hz1/ 2 和 2 99.83839zWb/Hz1/ 2 。     

基于ISFET 的克咳敏传感器的研究

本文报道了一种测定克咳敏的新方法 ,用硅钨酸作为电活性物质 ,将离子敏感场效应晶体管与药物敏感膜相结合 ,制成药物敏感场效应晶体管传感器 ,测定克咳敏的线性范围为 5 .0× 10 -2 ～ 5 .0× 10 -5mol/L ;适宜的 pH范围为 4 .0～ 7.5 ;响应灵敏度为 5 9.5mV/Pc.用该传感器测定克咳敏片剂的含量 ,结果和药典方法相一致 .