基于硬件的嵌入式SoC软硬件协同验证方法

本文介绍了在Riviera—IPT环境中进行基于ARM的SoC设计验证所需的技术背景。主要讨论包括关于嵌入式系统SoC的验证、ARM结构体系的基本描述；最后介绍如何利用Riviera—IPT完成基于ARM嵌入式系统的软硬件系统协同验证环境与流程。     

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

调试功能仿真及验证平台设计

本文档针对ARM CPU芯片,介绍了支持双核CPU芯片调试功能仿真平台和验证平台的设计及实现方法.调试功能仿真平台主要由验证脚本和Debug Driver程序组成;调试功能验证平台是基于仿真平台进行设计,直接使用仿真平台的Debug Driver程序,由MCU中验证程序替代仿真验证脚本的功能,使用验证设计更加灵活、全面...     

一种嵌入式CPU功能验证平台的设计

功能验证是嵌入式CPU设计中一项复杂而重要的工作.针对某8位嵌入式CPU的设计要求,提出了一种嵌入式CPU的高度集成化的功能验证平台.该验证平台集成了整个功能验证流程,包括验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、覆盖率分析、结果比较和分析及基于FPGA的硬件验证平台等.验证平台通过代码覆盖率的分析来改善验证的完备性.该验证平台原理清晰,结构简单,扩展灵活,提高了功能验证的效率和自动程度,对其它CPU验证平台的设计具有一定的参考价值.     

基于模型的设计加速功能验证

本文介绍了片上系统设计中的系统模型,提出了各种功能验证的方法,说明了基于模型的设计可加速功能验证流程.     

SOC设计的软硬件协同验证研究

软硬件协同验证是SOC的核心技术.通过分析SOC验证方法与软硬件协同验证技术,提出C与平台相合的协同验证方法.该方法是在系统级用SystemC确定SOC系统的体系框架、存储量大小、接口IO与验证软件算法的可行性、有效性、可靠性.在硬件设计中,利用验证可重用的硬IP和软IP快速建立SOC系统,并把核心IP集成嵌入进SOC系统中.在软件设计中,利用成熟的操作系统与应用系统来仿真验证SOC芯片的功能与性能.该方法应用于一个基于ARM7TDMI的SOC设计,大大缩短了验证时间,提高了验证效率与质量.     

一种32 Bit SoC软硬件协同验证环境的实现

软硬件协同验证是系统芯片设计的重要组成部分。针对基于32 Bit CPU核的某控制系统芯片的具体要求,提出了一种系统芯片软硬件协同验证策略,构建了一个软硬件协同验证环境。该环境利用处理器内核模型支持内核指令集的特性运行功能测试程序,实现SoC软硬件的同步调试,并能够快速定位软硬件的仿真错误点,有效提高了仿真效率。该SoC软硬件协同验证环境完成了设计目的,并对其他系统芯片设计具有一定的参考价值。     

RapidIO应用系统及其验证模型的设计与测试

针对传统嵌入式系统中互连通信的问题,提出一种可用于嵌入式系统内部通信的基于RapidIO的应用系统及其验证模型。该方案采用Altera公司的IP核和Cyclone系列FPGA,建立了串行RapidIO(SRIO)接口通信系统,并对其功能进行验证。详细分析了RapidIO应用系统及其验证模型的功能结构和运行原理,为提高嵌入式系统内部模块的通信速率提供了解决方案。     

面向机载雷达综合处理的演示验证系统设计与实现

为了支撑机载典型雷达信号处理和数据处理应用在基于国产CPU和FPGA的处理平台中的功能性能验证,在地面验证、上机验证前预先评估典型航电雷达处理应用与国产化平台的适配能力,设计并实现了一个面向机载雷达综合处理的演示验证系统。演示系统硬件平台基于国产CPU主处理器和国产FPGA协处理器,使用FPGA对信号处理、数据处理算法进行异构加速,FPGA的灵活性可支持系统中自由部署多种不同数据规模、不同类型特点的雷达信号和数据处理应用,支持应用重构。同时,开发了仿真信号生成、仿真图像显示、雷达综合处理演示应用等配套软件,所设计实现的系统可支持从生成仿真雷达接收信号到仿真目标图像显示的全过程演示验证。     

基于ARM＋FPGA架构的三维图形加速系统

本文使用基于ARM920T内核的S3C24-10处理器和Cyclone Ⅱ系列的FPGA,设计了一个具有三维图形硬件加速能力的嵌入式图形系统.经验证,系统能够正确绘制三维图形,满足实时显示的要求.     

ALU模块的UVM验证

本文介绍了基于UVM验证方法学对CPU模块中的ALU运算单元模块的验证平台设计。该验证平台能够对ALU运算单元两级流水系统模块进行完整的功能验证,并且具有可控的复位验证,能够合理控制验证平台的激励输出和覆盖率收集。该验证平台具有良好的复用性和延展性,当CPU模块设计加以补充,更加完善的同时,也可以在验证平台上进行设计的扩充延展,大大提高了验证仿真的效率。     

片上系统设计中软硬件协同验证方法的研究

讨论一种面向片上系统(SOC)设计的基于指令集模拟器和硬件模拟器的软硬件协同验证方法。该方法能够在SOC设计的早期对整个系统功能进行验证,能够为设计者提供一个纯虚拟的软硬件协同验证环境。重点讨论协同模拟过程中软硬件交互事件的产生和处理方法,以及软硬件模拟器之间的同步和优化方法,并且给出了事件驱动硬件模拟器的协同模拟控制算法。最后给出了一个基于ARM7TDMI的设计验证实例。     

SoC设计中基于平台的仿真验证技术

本文介绍了一个主要面向32位嵌入式SoC芯片（也包括8位、16位）设计的逻辑功能仿真与验证平台,以及基于此平台嵌入式SoC芯片的系统仿真及验证方法,并给出实例予与说明。     

基于方舟CPU的嵌入式SOC及其软/硬件开发平台

方舟CPU是一款性能优越的国产CPU,GT2000是基于方舟CPU的通用终端系列SOC(片上系统)产品,它的工作频率可以达到400MHz,而功耗仅360mW.本文从嵌入式系统设计与开发的角度,探讨了方舟嵌入式SOC的特性、软件开发工具的使用方法以及基于GT2000的硬件开发平台draco开发板的使用方法.     

一种面向嵌入式SoC设计的混合级硬/软件协同验证技术

SoC已经成为嵌入式系统必不可少的解决方案。验证如此复杂的嵌入式SoC是非常困难的,系统设计需要新的验证技术更快更好地完成系统功能验证任务。通过比较当前3种主要的嵌入式系统验证技术:软件仿真技术、硬件模拟技术、硬/软件协同验证仿真技术,介绍基于指令集仿真器和FPGA相结合的、面向IP核复用的混合级硬/软件协同验证环境,并提出混合级协同验证总线功能模块的构成。该技术不仅可以提高设计的可信性和验证速度,而且能够继承当前大多数硬件模拟验证方法。     

CPU验证平台的研究与实现

针对CPU设计的特点,建立完善的验证平台对CPU的验证至关重要。介绍了CPU验证平台一般形式和特点,提出了面向高性能CPU功能验证的全芯片验证平台的结构和构造方法,阐述了基于硬件加速器的CPU验证平台的实现。该验证平台已成功验证了自主设计的CPU的正确性和兼容性。     

可配置系统级验证环境加速SoC开发

利用嵌入式硅IP可以缩短SoC设计所需的开发时间，这已成为众所公认的事实。但要从完工后的整个系统角度出发，整合及验证来自多家厂商的元件，需要相当的时间和努力，然而它们却常被忽略。这会对嵌入式软件开发人员造成额外负担，因为他们需要SoC的外围和接口以及处理器的精确模型，才能     

基于ARM核嵌入式微处理器的以太网应用

介绍了基于ARM920T核的32位高性能嵌入式处理器(S3C2410X)硬件平台中以太网控制器实现技术,针对嵌入式系统对实时性、可靠性的要求,首先分析了ARM系列处理器的体系结构,介绍这种处理器的优缺点以及面向嵌入式系统开发的优势。然后详细介绍了系统设计原则以及以太网接口模块的硬件实现方法。通过实践和比较,验证了设计方法的可行性与稳定性。     

64位CPU的FPGA原型验证

验证是IC设计中非常重要的一个环节。为了在功能验证时达到更快的验证速度,引入了FPGA原型验证。首先介绍了FPGA的原型验证基础,然后重点说明了64位CPU的FPGA原型验证的具体实现。其中主要包括基于验证平台的代码转换、综合、实现、配置及调试等。在充分的测试后,增加了CPU功能的完整性和正确性。本文对于验证设计有重要的指导意义。     

基于VMM方法的SOC集成验证

随着集成电路规模和设计复杂度的快速增长,芯片验证的难度也不断加大,芯片验证的工作量达到了整个芯片研发的70%,已然成为缩短芯片上市时间的瓶颈.VMM是synopsys公司推出的基于systemverilog的一套验证方法学,已经成为SOC验证的主流方法学.SOC系统采用ARM9处理器和DSP处理器,基于AMBA总线架构...