高性能Flash/FRAM混合结构数据存储系统的设计及应用

针对某些大容量存储系统数据改写频繁及Flash存储器寿命有限的弊端,设计了一种Flash/ FRAM混合结构的高性能数据存储系统.提出了将Flash文件系统中的系统记录区、文件索引表以及改写频繁的实时数据放在FRAM中、而大批的历史数据则保存在Flash中的存储方案,并给出了系统结构及实现方法.实验表明,这种混合结构有效地提高了数据存储效率和存储可靠性.     

基于FRAM和Flash混合数据存储方案的氨气检测仪研究与设计

针对某些嵌入式系统中数据存储量大且改写频繁,以及Flash存储器寿命有限的问题,结合氨氮检测仪的实际应用,提出了一种基于铁电存储器和Flash的混合数据存储方案。给出了基于主控制器STM32F407的氨氮检测仪的整体设计,着重分析了混合数据存储系统的软硬件设计,并在此基础上制订了数据存储协议,提高存储效率。同传统的存储方案相比,基于FRAM和Flash的混合数据存储系统提高了仪器的数据存储速度和效率,延长了使用寿命,提高了仪器整体的稳定性和可靠性。     

基于闪存的高速大容量存储系统设计

介绍一种基于Flash和FPGA的高速大容量数据存储系统的组成机制和实现方法,并且给出了系统的硬件结构及软件设计流程.在分析了Flash结构和特点的基础上引用并行总线和多级流水技术实现了高速存储,采用ECC数据校验和自动屏蔽闪存坏块的方法提高了数据存储及回放的可靠性.实验结果表明,该存储系统工作稳定,存储速度高、容量大、可靠性好.     

基于NAND Flash的海量存储器的设计

针对存储系统中对存储容量和存储带宽的要求不断提高,设计了一款高性能的超大容量数据存储器。该存储器采用NAND Flash作为存储介质,单板载有144片芯片,分为3组,每组48片,降低了单片的存储速度,实现了576 Gbyte的海量存储。设计采用FPGA进行多片NAND Flash芯片并行读写来提高读写带宽,使得大容量高带宽的存储器得以实现。针对NAND Flash存在坏块的缺点,提出了相应的管理方法,保证了数据的可靠性。     

基于Nand Flash的高速存储器结构设计

Nand Flash存储器具有容量较大,改写速度快等优点,适用于大量数据的存储,因而在业界得到了越来越广泛的应用。为了设计大容量、高存储速度、易扩展的存储系统,本文通过分析理论存储速度,结合直接存储器访问（DMA）技术、交替双平面编程和流水线技术,设计了一种高效的高速存储体系结构。本文同时利用并行存储技术来提高存储速度。通过对此存储系统的存储速度进行分析,结果表明理论最高存储速度可以达到319.2 MB/s,在某弹载存储器中能实现200 MB/s的实际数据存储速度。     

FM25L256在配网监测系统中的应用

为了匹配存储系统和数据采集的速度,克服Flash擦除次数引起的使用寿命问题,并防止数据查询困难,介绍了支持SPI接口的铁电存储芯片FM25L256,它具有高速读写、低功耗、掉电数据保存的特点,提出了一种在配网监测系统数据存储系统的设计,给出了它与单片机C8051F340的硬件及软件设计。并根据数据变更的频率,采用了以FM25L256暂存监测系统中快速变化的秒、分钟数据,M25P80存储较慢的日统计和月统计文件数据,在FM25L256内建立索引表的方案。数据存储速度由1.55 kHz提高到可达6 MHz,Flash使用寿命延长与配网检测仪持平,查询时间减少到0.11%。     

高速数据同步存储系统设计

介绍了一种高数同步存储系统的设计方案。系统使用NAND Flash构建片内存储阵列、同步管理技术和流水线的设计方案提高其存储速度。在Flash的同步模式下的读、写技术基础上,引入了片内Flash阵列管理方法,使整个Flash的存储速度有了大幅度的提高。同时针对Flash的坏块检测问题,引入了片外存储坏块地址的方法,提高了系统的坏快检测效率,保证系统的稳定性的同时,最大程度上提升了系统的性能。测试结果表明,该系统存储速度快、存储容量大、可靠性高。     

WinCE系统上大容量NAND Flash驱动设计与优化

NAND Flash具有存取速度快、体积小、成本低的特点,适宜作为海量数据的存储设备.本文设计了一种大容量NAND FLASH在WinCE系统上的实现方案.通过动态扇区分配、坏块管理和数据缓存等技术,提高了Flash驱动的安全性、稳定性和读写性能.经过优化后,平均读取速度2Mbyte/s,写入速度3Mbyte1/s.整个驱动通过了微软测试工具CETK(WinCE Test kit)的测试.     

一种Nand Flash ECC校验设计及FPGA实现

基于汉明码设计了ECC校验算法,在基于FPGA的NAND Flash存储器上实现了纠错功能.该算法每4 kbyte生成3 byte ECC校验信息,能够检测双比特错误且纠正单比特错误,算法简单,占用硬件资源较少,提高了存储系统的可靠性,具有一定实用价值.     

针对Flash存储特性的航天器大容量固态存储技术

航天任务对存储系统要求极高,商用领域基于Flash的固态硬盘使用FTL技术照搬传统磁盘管理技术,对Flash存储特性利用不足,无法满足需求.本文基于3Dplus公司的Flash存储模块,采用FPGA直接管理存储介质的方法,结合航天任务需求,针对Flash存储特性提出并行总线、流水线操作技术和坏块管理等航天应用措施,介绍一种实际应用于航天任务的大容量固态存储系统,容量128 Gbits,吞吐率可达500 Mbps.最后讨论了民用Flash存储系统的发展对航天应用的启示.     

提高测速系统存储速率及可靠性的方法

针对破片测速系统对数据存储速率快、可靠性高的要求,提出了基于流水线设计的数据快速存储方案和基于FPGA片内建立虚拟存储器来管理FLASH坏块列表的方法。 该方法有效降低存储系统的平均响应时间,将数据流的存储速率提高了近2倍;并且有效地屏蔽FLASH的坏块,保证了破片数据存储的可靠性。 试验表明：该方法使数据存储速率提高到2.4Mbytes/S,为原始速率的3倍。数据存储的可靠性为100%。     

RDMM: Runtime dynamic migration mechanism of distributed cache for reconfigurable array processor

Reconfigurable array processors have emerged as powerful solution to speed up computationally intensive applications. However, they may suffer from a data access bottleneck as the frequency of memory access rises. At present, the distributed cache design in the reconfigurable array processor has a large cache failure rate, and the frequent access to external memory leads to a long delay in memory access. To mitigate this problem, we present a Runtime Dynamically Migration Mechanism (RDMM) of distributed cache for reconfigurable array processor based on the feature of obvious locality and high parallelism in accessing data. This mechanism allows temporary, static data to be dynamically scheduled to migrate data with a high access frequency from the remote cache to the processor's local migration storage table based on how often the reconfigurable array processors access the remote cache. We can accurately get the data on the shortest path by way of data search strategy based on migration storage tables, thereby effectively reducing the access delay of the entire system, increasing the memory bandwidth of the reconfigurable array processor. We leverage the hardware platform of reconfigurable array processor to test the proposed mechanism. The experimental results show that RDMM reduces access delay by up to 35.24% compared with the tradition distributed cache at the highest conflict rate. And compared with the Ref.[19], Ref.[20], Ref.[21] and Ref.[23], the working frequency can be increased by 15%, the hit rate can be increased by 6.1%, and the peak bandwidth can be increased by about 3×.     

基于USB 2.0高速大容量固态存储系统的设计与实现

高速、大容量、低成本的现代信息存储系统是数据采集和其他应用中非常关键的部件之一,他主要包括数据的存取以及对存储器的控制和管理。介绍了基于USB2.0总线的高速大容量固态存储系统的设计与实现,系统地阐述了硬件设计、固件设计、设备驱动程序和应用程序设计以及USB接口的调试方法。目前系统工作稳定正常,USB传输平均速度达到80 Mb/s,较好地满足了系统设计要求。     

一种电力监控与数据采集系统设计

介绍了一种电力监控与数据采集系统设计,给出了系统总体设计方案,并针对信号调理电路、A/D转换电路、FPGA及外围电路、USB接口以及电源模块电路进行了详细介绍。该电力监控与数据采集系统采用USB＋FPGA结构,在提高传输速率的同时也增加了系统的数据存储与预处理的灵活性,具有较强的适用性。     

Modified staircase data broadcasting scheme for popular videos

In a broadcasting scheme, the user's latency is a very important parameter. The harmonic broadcasting scheme has been found to have the best performance for user's latency and staircase broadcasting scheme has been found to have the best performance for local storage as well as for disk transfer rates. In this paper a modified staircase scheme has been proposed which shows that if the video data is downloaded with lesser speed which would save the local storage and hence the disk transfer rate, the users still can be provided with the video in a continuous manner without any jerk or jitter. Further, if the downloading rate of the video is reduced after 3.25 channels, the users' services for viewing the videos does not get affected. In particular, for employing bandwidth of about 40 mbps, the modified staircase data scheme shows the performance for user latency about 29% better and the local storage is same but disk I/O transfer rates are slightly higher (4%) in comparison to staircase scheme. In comparison to harmonic scheme, user's latency is 24% higher but buffer storage and disk I/O transfer rates are about 35% and 30%, respectively, better for the same bandwidth. However the values of the performance parameters converge to those of harmonic scheme as the bandwidth is increased.     

基于MicroSD卡的存储系统设计

组合导航设备需要足够容量的非易失存储器,设计了一种基于国产 DSP 和 Micro SD 卡的存储系统。首先,介绍了组合导航设备存储系统的总体设计;其次,基于国产 DSP,设计了采用 SPI 模式与 Micro SD 卡通信的硬件;然后,在硬件基础上用软件实现了对 Micro SD 卡的数据读写。实际应用结果表明,设计的存储系统具有容量大,体积小,方便移植升级,有较高应用价值。     

Electric power engineering in Japan

Since the end of World War II, the installed generated capacity in Japan has increased at an average annual rate of 10.7 percent. In March 1966 it totaled almost 35 000 MW, and by 1975, the total system capacity should reach about 84 000 MW. A 500-kV transmission system and 600-MW turbine generators are to be put into operation in the near future. An MHD plant of 1-MW capacity is to be completed in the 1970s. Automation of dispatching systems and computer application are rapidly increasing. Economic load dispatching, system protection, teletransmission, supervisory control, fault location, and high-voltage insulation design are areas of considerable interest and activity in Japan today.     

一种基于FPGA的高速数据记录系统的设计

提出了一种基于SOPC技术的数据采集和存储系统的解决方案.系统通过使用microhlaze软核处理器实现了一个可配置的高速、大容量可独立工作的连续数据流采集记录系统.系统采用模块化的设计思想,具有设计灵活、集成度高,较小的体积和较低的功耗等优点,克服了常规存储设备容量小,记录时间短,独立性不强的缺点.相关技术指标满足设...     

移动网管中群集感知存储设计方案研究

分析了在移动网管群集环境中提供存储资源时面临的问题,介绍了群集感知存储系统的设计方案、策略和流程,并通过移动网管中的一个案例进行了说明,最后提出了将群集感知存储设计方案和策略定制成软件的研究方向。     

浅谈播出系统存储虚拟化

虚拟化技术不断发展,存储的虚拟化使存储资源统一集中到一个大容量的资源池,以提高资源利用率并降低运行风险和成本.重点对播出系统存储虚拟化进行了研究,介绍了存储虚似化的概念以及播出系统存储的设计思路,最后对存储系统设计进行了说明.