基于锁相环的高速示波器等效采样系统设计

采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样,使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源,系统在DC到500 MHz的设计带宽内保持了良好的噪声性能,信噪比优于基于DDS技术的等效采样系统。     

基于数字后处理算法的并行交替采样ADC系统

为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统.该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter,低skew的多相时钟产生电路,为各ADC逼连提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADc系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出.基于模拟数字混合滤波嚣组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差.测试结果表明,该并行交瞽采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和S1.13 dB的SFDR,接近ADC芯片手册给出的性能.     

20GSa/s高速采集模块设计与实现

现代电子信号测试带宽已超过吉赫兹,对采样率达几十吉赫兹的高速数据采集与存储提出更高的要求,而现有的模拟数字转换(ADC)芯片只有几个吉赫兹的采集速率,不能直接满足对于超高采样速率的需求;文中提出了基于多片ADC并行交叉采样的20GSa/s高速采集与存储的设计方案,重点介绍了20GSa/s高速交叉采样的实现方式及误差来源和误差校准、交叉采样需要高速时钟的相位校准设计及具体校准方式、不同时钟域下160Gbps高速采集数据存储等核心技术,利用现有的高速ADC,最终实现了高达20GSa/s的数据采集与实时存储。     

高速多通道并行AD采集卡的设计

多通道同步采样技术在相控阵雷达中得到了广泛的应用;针对多通道、高采样率的ADC系统对PCB设计带来的技术挑战,提出了利用两块ADC芯片通过FMC接口至FPGA控制完成4路模拟信号的实时同步采样技术方案,用于改善高速模数混合电路设计中器件布局、电源和信号完整性等对ADC性能的影响,并在分析时钟抖动对信噪比影响的基础上,完成了时钟和ADC芯片外围电路设计;该方案设计灵活、简单,通用性强,可广泛应用于相控阵雷达、MIMO通信、波束形成、声纳等领域。     

基于FPGA的多通道并行高速采样研究

数据采样精度和采样速率是A/D转换的重要技术指标。目前受半导体工艺技术的限制,高采样精度的A/D芯片一般具有较低的采样速率。本文提出一种时间交替ADC采样技术,通过在时域上多通道并行交替采样,使采样速率达到原来单片ADC的多倍。最后进行多路交替采样试验,结果验证了该方法的正确性。     

基于特高频传感器的局部放电信号并行采集系统设计

针对传统局部放电信号采集系统采样率低、采样率不可灵活配置导致局部放电脉冲信号时域波形特征提取误差较大的问题,设计了一种用于特高频传感器的局部放电信号并行采集系统.系统以Xilinx 7系列FPGA为主控芯片、四片最高采样率为250 MHz的ADC芯片通过分时交替并行采样技术实现最高1 GHz的采样率.系统在特高频传感器的基础上,主要分析并校正了由分时交替并行采样技术引入的偏置失配误差、增益失配误差和时延失配误差.仿真及实验结果表明,该系统能够采集到高精度的局部放电信号包络,并且在100 MHz带宽范围内无杂散动态范围(SFDR)提高到35 dB.     

AD0809与微机直接互连采样分析

在单片机外围扩展中,模拟至数字转换器（ADC）常用的标准电路在采样芯片和单片机之间需要多个元件对信号进行转换,虽然精度很高,但结构复杂,成本较高。该文对某些特定条件下用单片机进行ADC采样的方法进行了初步的探索,利用单片机直接与ADC0809进行连接,通过单片机l产生各种时钟和控制信号来完成ADC采样,简化了采样的线路。对比了该电路与传统电路的差别,并讨论了该采样方法的使用条件和应用参数。     

AD974在高压信号采样中的应用

AD974是美国AD公司使用iCMOS工艺制造的一种16位、4通道、高采样率的高速逐次逼近型ADC,非常适合在电力仪器中的应用.首先简单介绍了AD974的主要特性和内部结构,详细描述了它在串行接口模式下的工作方式,然后介绍AD974在倍频感应耐压仪中作为高压信号采样器件的应用,给出了设计方案和电路结构.     

基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。     

基于AVR单片机的过采样原理的实现方法

基于工程整体需要,选用AVR单片机芯片中的mega128作为MCU。为了利用mega128自身的AD转换器,免去外部ADC芯片,在提高采样精度的同时降低硬件成本,设计采用过采样技术,将mega128单片机自带的10位AD转换器的精度提高到12位。依据过采样原理的限制条件,为了保证过采样原理应用的可靠性,设计引入了噪声激励信号。为了避免噪声激励可能出现的偏差,使用了mega128自身的计数器来生成噪声。最终实现了设计要求。     

High-speed opto-electronic transient waveform digitiser

Current military applications require data to be digitised at rates exceeding 10 GSa/s with 8-bit resolution or more. This is far in excess of the performance of current commercial monolithic electronic ADCs. In fact, the ADC is often a limiting factor in the overall system performance. This paper describes a transient waveform digitiser that uses an optical technique to convert a single (electrical) signal into a series of time-delayed copies. Traditional repetitive sampling techniques are then used to achieve a high overall sampling rate. Results are presented for a prototype digitiser operating at 16 GSa/s with 8-bit resolution.     

基于FPGA和AD9226的高速交叉采样设计

在一些数据采集领域,需要对信号进行高速率采样,但是单芯片难于满足要求。本设计采用三路ADC交叉采样方式,结合采样时钟等相位差设计、采样误差校正、高速数据处理措施,通过对被采样信号和还原信号的对比,验证了本设计的正确性。本设计最高采样速率可达195MHz。     

基于FPGA和AD9226的高速交叉采样设计

在一些数据采集领域,需要对信号进行高速率采样,但是单芯片难于满足要求。本设计采用三路AD C 交叉采样 方式,结合采样时钟等相位差设计、采样误差校正、高速数据处理措施。     

基于时钟树机制的超高速数字锁相放大系统

在超高速数字锁相系统中,虽然可以采用时间交替并行模数转换（Analog-to-digital converter, ADC）结构解决采样速率和采样精度的矛盾,但系统极易受各通道采样时钟抖动的影响。在分析采样时钟抖动与采样有效位数及动态范围关系的基础上,设计了一种基于时钟树机制的并联ADC交替采样结构的超高速数字锁相放大系统。实验结果表明,在相同的测试条件下,该系统比国外主流厂商的商用锁相放大器信噪比提高了约17.5 dB。     

AD7865在微机励磁调节器中的应用

AD7865是Analog Devices公司生产的一款高速、低功耗、四通道同步采样的14位AD转换器.介绍了该芯片的主要性能及工作原理,并详细介绍了AD7865芯片在微机励磁调节器中交流采样的设计方法.微机励磁调节器需要采集的模拟量信号一般为交流电压和电流信号,而且数量较多,由于微机励磁调节器所采用的CPU所自带AD...     

航空电缆故障检测设备的ADC增频方法

航空电缆用于连接电源设备和其他系统设备,以传输电能和信号,其性能直接影响飞机的运行安全,因此必须对航空电缆的故障进行严格的检测和排除.时域反射技术(Time Domain Reflectometry,TDR)是目前最为成熟的电缆故障检测方法,该技术根据反射脉冲与发射脉冲的时间间隔和相位关系来判断故障位置和类型.基于TDR技术的电缆故障检测设备通常使用ADC(Analog-to-Digital Converter)模块对检测信号进行采样,采样频率在很大程度上决定了故障检测精度.目前主要通过使用高精度的ADC采样模块或构建延时线来获得更高的采样精度,但是存在增加系统成本和复杂度的问题.针对上述问题,设计了一种ADC等效采样法,该方法通过对参考时钟延时得到延时时钟,依次以各延时时钟作为采样时钟对检测脉冲进行采样,采样结束后,依照采样顺序对采样数据进行排序并重构检测波形,从而在使用频率较低的ADC采样模块的情况下,获得更高的采样精度,极大地提高了基于TDR技术的电缆故障检测方法的精度.     

基于多路欠采样的多分量LFM信号参数估计

针对多分量线性调频(Linear frequency modulated,LFM)信号,提出了一种基于多路欠采样的参数估计方法。采样过程由多个采样速率相同、采样时刻不同的模数转换器实现,总采样率可以低于信号的奈奎斯特采样率。基于欠采样序列乘积型模糊函数的单频特性,可以通过峰值检测实现调频斜率的估计。根据估计出的调频斜率对各路欠采样序列进行解线调处理,可得到多频正弦信号。结合矩保持问题的求解方法以及对超定方程组的求解,可以根据解线调后的各路序列估计出原始LFM信号各分量的初始频率。本文方法能够根据亚奈奎斯特采样样本实现LFM信号的参数估计,并且运算简单、易于实现。仿真实验验证了其有效性和准确性。     

The estimation of test signal quality by means of two simple filters in ADC testing

Methods for ADC dynamic testing standardized in IEEE standards are primarily based on sampling sine wave test signal. Harmonic generator is recommended with the THD and the SNHR about 10 dB better than those of the tested ADC. However, this condition creates problems for testing state-of-the-art ADCs. This paper proposes an easy method for testing signal spectral purity. The test signal, which is passed by two simple analog filters, is measured by a common ADC, whose nonlinearity is post-corrected mathematically. The results are then compared with the common approach of applying a notch filter, and uncertainties of results are evaluated.     

高速ADC时钟抖动及其影响的研究

从ADC的输入信号及时钟源的自身参数着手,主要分析了输入信号幅值、频率、采样频率对时钟抖动及ADC信噪比的影响,根据ADC手册数据提供的信息给出了时钟抖动的计算方法,并对计算结果和实际测量结果进行分析比较,进一步提出了减少时钟抖动方法。