一种Montgomery模乘算法硬件结构

基于二进制多字Montgomery模乘算法,提出了一种参数可灵活配置的规则的脉动阵列硬件结构,并使用此结构在FPGA上实现了不同位宽的Montgomery模乘算法.该结构成功地在不增加额外电路或运行周期的情况下,将脉动阵列的关键路径限制在运算单元内部的加法器中.硬件实现结果表明,该结构具有更高的电路频率、更少的电路面积消耗及算法运算时间.     

一种Montgomery模乘的硬件算法及其实现

采用大数的高基表示方法对原 Montgomery算法进行了改进 ,提出了一种高效的面向硬件的计算 Montgomery积的算法 ,按照该算法实现的硬件具有较低的复杂度和较高的处理速度 ,并且利用 CSMC的 0 .6 μm CMOS标准单元库实现了 5 1 2位的 Montgomery模乘器。该模乘器约含480 0 0等效门 ,面积约为 3 mm× 3 mm,最高工作时钟频率可达 40 MHz,完成 5 1 2位 Montgomery模乘需要 3 4 1个时钟周期     

基于Montgomery模乘的RSA算法VLSI实现

介绍了一种基于可伸展的Montgomery模乘结构的1024位RSA加解密芯片实现。设计采用的新型心动阵列结构，可以有在有效控制芯片面积的前提下，极大地提高运算频率，从而提高运算速度。经过ModelSim仿真和Design Compiler综合，与当前已发表的RSA芯片设计相比，该设计在面积和速度上均有优势。     

双有限域模乘和模逆算法及其硬件实现

有限域上的模乘和模逆运算是椭圆曲线密码体系的两个核心运算。该文在Blakley算法的基础上提出一种radix-4快速双有限域模乘算法,该算法采用Booth编码技术将原算法的迭代次数减少一半,并利用符号估计技术简化约减操作;在扩展Euclidean求逆算法的基础上提出一种能够同时支持双有限域运算的高效模逆算法,该算法不仅避免了大整数比较操作,而且提高了算法在每次迭代过程中的移位效率。然后针对这两种算法特点设计出一种能够同时完成双有限域上模乘和模逆操作的统一硬件结构。实现结果表明：256位的模乘和模逆统一硬件电路与同类型设计相比较,在电路面积没有增加的情况下,模乘运算速度提高68%,模逆运算的速度也提高了17.4%。     

大数模乘硬件设计与FPGA高速实现

在公钥密码体制中,都涉及到大数模乘运算,其实现效率将直接影响整个系统的响应速度。将大数模乘运算用专用集成电路快速而又低成本地实现,将有助于电子商务的快速推广。该文针对应用很广的RSA公钥密码算法,提出了一种高基(2H进制)的大数模乘硬件实现方法。这种设计方法通过合理增加部分硬件开销,动态构造并行加法并配用初始化存储数据表提高模乘运算的时空效率。作者已成功地在Altera公司的Stratix-epls10f780c6芯片上实现512比特大数乘法运算,仅需437.5ns,是目前公开文献上FPGA实现速度的10倍左右。     

大数模幂乘算法的快速实现

大素数的选取是构造RSA密钥的关键 ,在素数的产生及测试是RSA公钥系统中的一个重要研究课题。描述了公钥密码体制中DSA、RSA等数据加密算法的原理及加密、解密过程 ,分析了各种算法的性能和适用的场合 ,针对上述算法的计算量巨大的问题 ,给出了实现数据加密较好的方法。理论和实验表明 ,该算法用于实现RSA算法 ,新算法的效率有明显的提高     

SM2高速双域 Montgomery 模乘的硬件设计

作为由国家密码管理局公布的SM2椭圆曲线公钥密码算法的核心运算,模乘的实现好坏直接决定着整个密码芯片性能的优劣．Montgomery模乘算法是目前最高效也是应用最为广泛的一种模乘算法．本文基于Mont-gomery模乘算法,设计了一种高速,且支持双域（GF（p）素数域和GF（2m ）二进制域）的Montgomery模乘器．提出了新的实现结构,以及一种新型的W allace树乘法单元．通过对模块合理的安排和复用,本设计极大的缩小了时间消耗与硬件需求,节省了大量的资源．实现256位双域模乘仅需0．34μs ．     

快速模幂算法及其硬件实现

ＲＳＡ公开密钥加密技术是目前使用最广泛的加宽技术。文章提出了快速并行的算法,使ＲＳＡ公开密钥加密速度提高了很多。模乘算法是模幂算法的核心,基于Ｍｏｎｔｇｏｍｅｒｙ算法,提出了一种改进的快速高基模乘算法,该算法求出了乘法的最终积,使得乘法和模减运算同时进行,并且所有的运算是以字节为单位。模幂算法采用从右到左扫描指数的方法,可以使得两次模乘运算同时进行。算法的硬件结构由模乘控制器、模幂控制器、数据寄存     

大数模幂乘运算的VLSI实现

信息加密,数字答乐,身份证等等是信息安全领域的重要内容,只有公钥密友体制才能很好地解决这些问题,大数模幂乘运算是许多公钥密友体制的核心运算,也是运算效率提高的瓶颈。基于Ｍｏｎｔｇｏｍｅｒｙ模乘变换,构造了一种新型的脉动阵列架构模乘运算器。结合简单二进制幂运算算法,采用０．８μｍ ＣＭＯＳ工艺,成功地设计并制造了２５６ｂｉｔ模幂乘运算器ＴＨＭ２５６,电路规模为１８６７７门,芯片面积为１７．６３ｍｍ６     

半盲最小二乘恒模算法研究

恒模算法(CMA)是一种广泛应用于阵列处理、均衡、多用户检测中的盲算法.最小二乘恒模算法(LSCMA)由于其全局收敛性及稳定性受到关注.本文针对CDMA系统下行链路,基站知道小区内用户码字而小区外干扰用户码字未知的情形,提出一种适用的半盲LSCM多用户检测(MuD)算法.它将非盲多用户检测(本文中选用解相关MUD)与盲多用户检测技术(本文中选用LSCM检测器)相结合,首先根据小区内已知用户的信息,利用解相关MUD抵消小区内其它用户的干扰,接着利用LSCM算法抵消剩余的干扰.文中将SB-LSCM算法与已经提出的半盲解相关算法、LSCM算法和解相关算法进行了复杂度、SIR和BER性能的比较,并对SB-LSCM算法的SIR性能进行了理论分析.仿真结果表明SB-LSCM算法能够获得与半盲解相关相当的SIR的性能,但是其复杂度更低且在系统负荷大时能够获得优于半盲解相关算法的BER性能.另外,SB-SLCM算法能够获得较LSCM算法更快的收敛速度以及更加优良的性能.     

Efficient algorithm and systolic architecture for modular division

A new efficient modular division algorithm suitable for systolic implementation and its systolic architecture is proposed in this article. With a new exit condition of while loop and a new updating method of a control variable, the new algorithm reduces the average of iteration numbers by more than 14.3% compared to the algorithm proposed by Chen, Bai and Chen. Based on the new algorithm, we design a fast systolic architecture with an optimised core computing cell. Compared to the architecture proposed by Chen, Bai and Chen, our systolic architecture has reduced the critical path delay by about 18% and the total computational time for one modular division by almost 30%, with the cost of about 1% more cells. Moreover, by the addition of a flag signal and three logic gates, the proposed systolic architecture can also perform Montgomery modular multiplication and a fast unified modular divider/multiplier is realised.     

一种基于CSA加法器的Montgomery模幂乘硬件实现算法

提出了一种改进的Montgomery模乘和模幂算法,该算法采用5-to-2 CSA加法器来实现Montgomery模乘算法中的超长大数加法。目前使用CSA加法器的其他模乘算法在模乘结果输出时均需要用CPA加法器来处理CSA加法器的输出结果,而本文提出的算法使得模乘运算的输入输出操作数均可采用保留进位形式,避免了进行超长操作数的CPA加法这一耗时的操作,因此显著减少了模乘运算所需时钟周期,提高了数据处理的时间效率,并加快了RSA模幂运算的速度。     

Fast,compact and symmetric modular exponentiation architecture by common-multiplicand Montgomery modular multiplications

In this paper, the primitive common-multiplicand Montgomery modular multiplication is developed for modular exponentiation. Together with Montgomery powering ladder, a fast, compact and symmetric modular exponentiation architecture is proposed for hardware implementation. The architecture consists of one group of processing elements along the central line and two symmetric groups of accumulation units on two sides. The central elements perform modular reductions, while the symmetric units on both sides accumulate the modular multiplication results. A feedforwarding architecture is employed to decrease the latency between processing elements, in parallel with the word-based accumulation units, which are also pipelined. Meanwhile, due to the symmetric architecture and Montgomery powering ladder, the modular exponentiation is immune from fault and simple power attacks. Implemented in FPGA platform, the performance of our proposed design outperforms most results so far in the literature.     

H.264/AVC运动估计算法的硬件结构研究

运动估计是H.264/AVC编码器的重要组成部分,其运算量占据了整个编码器计算时间的60%~90%。对H.264/AVC运动估计的几种快速搜索算法进行分析比较,并在此基础上提出先进的六边形搜索算法。给出运动估计快速搜索算法的一般硬件结构,并在此基础上提出具有流水线并行处理能力的先进六边形搜索算法的硬件结构。实验结果表明：该硬件结构系统工作频率能够达到109.06 MHz,完全能够满足高清视频实时应用的要求。     

基于.NET三层架构的网络实训教学平台设计

如何实现实验实训教学各环节的信息化,加强实验实训工作的管理和监控,促进实验实训教学资源的管理和共享,提高学生实践能力和职业技能竞争力,已成应用型高校教育的迫切课题.论文运用.NET及三层体系架构技术,设计和实现的网络实训教学平台系统,具有教学资源管理、实训实验管理、在线实训教学、答疑辅导等实训教学功能,其具有的网络特性,可供师生课内课外教学,随时随地使用.为应用型人才培养提供实验实训资源与信息服务和实验实训工作管理功能,保证和促进实验实训工作的顺利开展和规范运行、实训教师水平的提高和实训学生实践技能的提升.     

基于改进型Montgomery模块的RSA算法及其Verilog模型的实现

详细分析了RSA加密算法的原理及优化方法,提出一种高效可行改进型硬件模块的实现方案,并给出了效率分析以及在硬件平台上的仿真结果分析;通过仿真分析发现,相比以往的算法模型,该方案在时序以及面积上均做到了相当程度的优化,硬件的占用面积大幅度减少,具体的性能及功耗、稳定性有较大提高,为工程应用提供了良好的借鉴。     

一种扩展的Rijndael算法及其DSP快速实现的研究

研究一种扩展的Rijndael算法的设计策略，重点研究了列混合变换及其逆变换的设计；在此基础上，研究列混合变换中字节模乘运算的实现算法，根据这种扩展算法加密轮的4个变换的特征，提出了两种快速实现方案。在DSP平台上实现该扩展算法的基础上，对该扩展算法的ANSI C代码进行综合优化，并取得良好的效果。另外，本文从雪崩效应角度分析了算法的安全性.     

方块DCT硬件算法结构研究及其ISE实现

在阐述DCT（离散余弦变换）在图像／视频压缩中变换编码算法原理的基础上，重点研究了方决DCT（8×8点二维DCT）易于VHDL实现的适合的硬件算法结构，并在Xilinx公司的ISE7．1i平台上实现了算法设计与功能仿真。