首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 31 毫秒
1.
设计了一种基于DSP+CPLD构架的电能质量监测装置,该装置利用CPLD产生DSP外围器件的控制时序,文中详细介绍了CPLD对DSP外围器件的逻辑接口设计,通过MAX+PLUSⅡ对CPLD的控制时序进行仿真,仿真结果验证了本设计的可行性,试验测试结果表明该装置实现了多项电能质量指标的实时在线监测。  相似文献   

2.
姜静  余涛 《低压电器》2012,(13):37-41
设计并实现了一种基于双核平台的分布式电能质量监测仪,将数据分析处理与外围控制完全独立,利用CPLD产生外围器件的控制时序,充分利用DSP资源,以满足电能质量监测精度及实时性的要求。介绍了监测仪的信息采样电路、通信模块电路、存储模块电路和软件流程,并对各模块的功能、特点及具体设计作了阐述。  相似文献   

3.
介绍了基于新型高性能DSP和复杂可编程逻辑器件(CPLD)真空断路器智能控制装置设计。该装置能满足电力系统对数据处理能力和强实时性的要求,且有较高的可靠性。设置了系统监控、安全联锁、故障报警、短路保护等多种保护功能。设计了CPLD智能控制模块,并进行了时序仿真,验证了设计的正确性,具有较高的智能化水平和可靠性。断路器智能控制的实现对提高电网自动化程度和数字化变电站的发展具有重要意义。  相似文献   

4.
基于DSP的电能质量在线监测装置   总被引:5,自引:3,他引:2  
介绍了基于TMS320VC5402和CPLD的电能质量在线监测装置的工作原理、数据采样和模数转换设计、DSP及相关电路设计、通信接口设计。现场测试表明该装置可监测多项电能质量指标,功能强大且可拓展。  相似文献   

5.
基于DSP、CPLD和单片机的高速数据采集装置设计   总被引:1,自引:0,他引:1  
为满足数据采集过程中对频率和分辨率等技术指标方面上的更高要求,设计了一种高速数据采集装置。该装置利用2片A/D芯片将输入的电压、电流模拟信号转换为数字信号,送往复杂可编程逻辑器件(CPLD),并利用2组RAM进行实时存储数据。CPLD产生A/D芯片的控制时序,以及2组RAM的读写控制时序;数字信号处理芯片(DSP)输出控制A/D转换的原始信号,并通过CPLD读写RAM中的采样数据,然后传送给单片机,最后利用单片机的USB接口将采集数据传送给PC机。分析了高速DSP的引导装载过程,并利用单片机实现了DSP程序的引导装载功能。通过在模拟雷击实验和继电器实验中的应用,表明该装置能够提供高速的数据采集和数据传送功能,性能可靠。  相似文献   

6.
针对目前电力负荷对电能质量越来越高的要求,本文介绍了基于Freescale公司32位高性能PowerPC微处理器、TI公司32位DSP芯片以及大规模可编程器件CPLD实现的便携式电能质量监测分析仪的设计方案.该方案提高了系统的灵活性及可靠性,并解决了特定情况不能就地安装电能质量监测装置的问题.测试结果表明分析仪的各项指...  相似文献   

7.
基于DSP和CPLD的开关磁阻电动机数字控制   总被引:1,自引:0,他引:1  
为实现对开关磁阻电动机的实时有效控制,在分析了开关磁阻电动机的调速系统和现有控制模式的基础上,设计了基于数字信号处理器(DSP)和复杂可编程逻辑器件(CPLD)的开关磁阻电动机全数字控制器。对DSP和CPLD的功能进行了分配,并进行了二者之间的时序仿真分析,采用分段变参数PID控制方法,有效实现开关磁阻电动机的转速电流双闭环控制,取得预期的实验结果,满足高速电机对实时性的要求。  相似文献   

8.
为实现对开关磁阻电动机的实时有效控制,在分析了开关磁阻电动机的调速系统和现有控制模式的基础上,设计了基于数字信号处理器(DSP)和复杂可编程逻辑器件(CPLD)的开关磁阻电动机全数字控制器。对DSP和CPLD的功能进行了分配,并进行了二者之间的时序仿真分析,采用分段变参数PID控制方法,有效实现开关磁阻电动机的转速电流双闭环控制,取得预期的实验结果,满足高速电机对实时性的要求。  相似文献   

9.
王秋妍  傅周兴 《微电机》2006,39(5):50-53
复杂可编程逻辑器件(CPLD)可实现强大的数字逻辑功能。利用该特性实现了无刷直流电动机(BLDCM)双极性驱动逻辑控制,可提高低速运行时的稳定性。CPLD可简化控制芯片的外围设置,同时能实现开关管的死区控制,避免了相桥臂直通。在理论分析和仿真的基础上,设计了电机运动控制器,给出了一些关键环节的时序图和实验波形。控制器实验结果与理论分析基本吻合,验证了控制方法的正确性。  相似文献   

10.
为实现CPLD控制底板中的模数转换功能,在以DSP与CPLD为控制结构的风电变流器实验平台基础上,对模数转换的控制流程进行了研究,熟悉了模数转换芯片AD7606的控制和输出信号,并依据AD7606进行模数转换的时序要求,设计了CPLD控制模数转换的流程,根据控制流程编写相应的Verilog控制程序。为验证所写程序是否可以实现其功能,编写相应的Testbench测试脚本,通过Modelsim软件进行了仿真验证,仿真所得图形和数据符合AD7606的时序要求,表明设计完全满足了模数转换的时序要求。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号