一种基于InP DHBT的CB Stack功率放大器设计北大核心

设计了一种中心频率为75 GHz的单级MMIC功率放大器，基于0.8μm InP DHBT器件制造，该器件ft/fmax为171/250 GHz。电路采用两层共基堆叠(CB Stack)结构，其中下层共基偏置采用基极直接接地，输入端发射极采用-0.96 V负压供电的方式，偏置电压Vc2为4 V。为了提高输出功率，上下两层器件进行了四指并联设计。此外，采用同样器件设计了另外一款下层共射的传统Stack结构电路。通过大信号仿真对CB Stack与国际上部分先进工艺下InP基的传统Stack结构电路性能进行对比，CB Stack结构在增益和峰值PAE上都比传统Stack有更好的表现。     

基于GaAs HBT工艺的高增益宽带Doherty功率放大器设计

在传统Doherty功率放大器的基础上,采用砷化镓(GaAs)异质结双极晶体管(HBT)工艺,设计了一款可应用于5G通信N79频段(4.4~5 GHz)的高回退效率MMIC Doherty功率放大器(DPA)。通过在Doherty电路中采用共射-共基结构,并在共射-共基结构中加入共基极接地电容,大幅提升了DPA的增益和输出功率。使用集总元件参与匹配,减小了芯片的面积。仿真结果表明,在目标频段内,增益大于28 dB,饱和输出功率约为38 dBm,饱和附加效率(PAE)为63%,7 dB回退处的效率达到43%。     

基于0.18μm SiGe BiCMOS工艺的高线性射频功率放大器

采用0.18 μm SiGe BiCMOS工艺,设计应用于无线局域网(WLAN )802.11b/g 2.4 GHz 频段的Class AB 射频功率放大器.该放大器采用两级放大结构,具有带温度补偿的线性化偏置电路.仿真结果显示:电路的输入匹配S11小于-13 dB,输出匹配S22小于-20 dB,功率增益达27.3 dB,输出1 dB压缩点为23 dBm, 最大功率附加效率(PAE)为21.3%;实现了匹配电路、放大电路和偏置电路的片上全集成,芯片面积为1 148 μm×1 140 μm.     

基于InP DHBT的K波段高线性功率放大器

基于1.6μm InP DHBT工艺,研制了一款MMIC高线性功率放大器。功率放大器采用两级结构,两级管芯皆偏置在AB类状态。功率放大器末级采用RC等效模型进行非线性匹配降低损耗,管芯基极采用自适应线性偏置技术提高线性度和温度稳定性。该芯片的尺寸为2.0 mm×2.9 mm。装壳测试结果表明,在25.5～28.5 GHz频带内,饱和输出功率为23 dBm;经双音测试,输出功率回退2.5 dB后IMD3小于-30 dBc。     

面向100GHz+数模混合电路的0.5μm InP DHBT工艺

本文报道了一种高性能的3英寸磷化铟双异质结双极型晶体管工艺。发射极尺寸为0.5×5μm2的磷化铟双异质结双极型晶体管,电流增益截止频率以及最高振荡频率分别达到350GHz以及532GHz,击穿电压4.8V。基于该工艺研制了114GHz静态分频器以及170GHz动态分频器两款工艺验证电路,这两款电路的工作频率处于国内领先水平。     

基于0.25μm GaAs PHEMT工艺的32GHz毫米波单片功率放大器

设计、制造和测试了基于0.25μm栅长GaAs工艺的32GHz毫米波单片功率放大器.该功率放大器采用三级放大,工作电压为6V,工作电流为600mA.带内最大小信号增益为17.4dB,在32GHz具有0.5W的饱和功率输出.     

基于0.13μm CMOS的WiFi功率放大器设计

基于TSMC 0.13 μm CMOS工艺,设计了一款适用于无线保真(WiFi)收发机的发射端、工作在2.4 GHz且增益可控的三级级联功率放大器.驱动级采用单管结构,后两级采用共源共栅(MOSFET)结构.利用调节共源共栅晶体管栅极的电容来改变栅极电压的相位,进而弥补了共源共栅结构的劣势,增加了整个系统的线性度和增益.另外,使用外部数字信号控制每级偏置的大小来适应不同的输出需求.整个结构采用电源电压:第一级为1.8V,后两级为3.3V,芯片面积为1.93 mm×1.4 mm.利用Candence Spectre RF软件工具对所设计的功率放大器进行仿真.结果表明,在2.4 GHz的工作频点,功率放大器的饱和输出功率为24.9 dBm,最大功率附加效率为22％,小信号增益达到28 dB.     

基于0.25μm GaAs PHEMT工艺的32GHz毫米波单片功率放大器

设计、制造和测试了基于0.25μm栅长GaAs工艺的32GHz毫米波单片功率放大器.该功率放大器采用三级放大,工作电压为6V,工作电流为600mA.带内最大小信号增益为17.4dB,在32GHz具有0.5W的饱和功率输出.     

基于0.25μm InP DHBT工艺的340 GHz放大器

基于南京电子器件研究所0.25μm InP DHBT工艺设计并实现了一款340 GHz放大器,采用多层金属堆栈互联的薄膜微带传输线结构,实现了太赫兹低损耗传输线和MIM电容。放大器为六级共发射极拓扑,采用整体匹配方法,通过降低损耗的方式提高增益。通过在片小信号测试系统和功率测试系统测试芯片,测量结果表明该放大器在340 GHz的小信号增益达到10.43 dB,300～340 GHz频率范围内的小信号增益大于10 dB,在340 GHz的输出功率为3.24 dBm。     

最高振荡频率为620GHz的0.25μm InP DHBT器件北大核心

磷化铟双异质结双极型晶体管(InP DHBT)具有非常高的截止频率以及较高的击穿电压(相对Si/SiGe而言),适合于太赫兹单片集成电路的研制。图1和图2分别展示了南京电子器件研究所研制的101.6mm(4英寸)0.25 μm InP DHBT器件剖面图和高频性能,器件电流增益(β)为25,击穿电压(BVCEO)为4.2 V(Je=10 μA/μm2),电流增益截止频率(ft)和最高振荡频率(fmax)分别达到390 GHz和620 GHz。基于0.25 μm InP DHBT工艺,研制了340GHz单片集成放大器,该放大器小信号S参数测试结果如图3所示,300 GHz 增益为 15 dB,340 GHz 增益为 7.5 dB。     

基于MHVIC2115的射频功率放大器设计

采用MHVIC2115器件设计一个WCDMA驱动级放大器.采用SIP数据模型对输出匹配电路进行仿真设计,解决了器件电路模型无法获取问题.通过添加电位器,减少栅极偏置电路供电端口,方便下一步测试.对于底面源极接地,采用金属支座来承载器件,而非通过焊盘上的过孔来接地.该方法既改善了源极的导电、导热性,又方便了器件的安装固定.     

串联偏置迭堆式毫米波功率放大器的设计

设计了一种串联迭堆式偏置供电的毫米波功率放大器,其漏极供电电压高达+24V。该功率放大器共包含4个单芯片功率放大模块,每个模块承受+6V左右漏极电压。功率合成网络采用一分四的E面波导功分器,模块与功分网络间相互绝缘连接。该功率放大器最终实现的性能指标是:在直流偏置点(+24V,4.2A)条件下,功率放大器在频段26～30GHz内其连续波饱和输出功率大于42.1dBm,功率附加效率大于11.0%。提出了一种毫米波发射机功率输出部分新的构架形式,在模块级别对功率放大器串联馈电进行了首次尝试。     

影响功率放大器瞬态响应的因素及其改进

功率放大器是音响设备的重要组成部分,现在比较流行的功率放大器基本使用晶体管等放大元件,其输入级、推动级晶体管普遍采用共射接法,但瞬态响应不好,重放音乐的层次感、透明度和分辨力不理想,主要是晶体管共射接法的高频响应不好造成的。为了改善放大器的高频响应．尝试采用高频晶体管,改进场效应管、引入渥尔曼电路等,并通过实际测试,取得良好效果,有效地提高了功率放大器的高频响应,达到减少瞬态失真的目的。     

基于InP DHBT工艺的33～170 GHz共源共栅放大器（英文）

基于500 nm磷化铟双异质结双极晶体管（InP DHBT）工艺,设计了一种工作在33～170 GHz频段的超宽带共源共栅功率放大器。输入端和输出端的平行短截线起到变换阻抗和拓展带宽的作用,输出端紧密相邻的耦合传输线补偿了一部分高频传输损耗。测试结果表明,该放大器的最大增益在115 GHz达到11.98 dB,相对带宽为134.98%,增益平坦度为±2 dB,工作频段内增益均好于10 dB,输出功率均好于1 dBm。     

一种基于0.13 μm SiGe工艺的77 GHz功率放大器

提出了一种采用0.13 μm SiGe工艺制作的77 GHz功率放大器。该放大器采用两路合成结构提高输出功率,采用两级差分放大结构提高增益。功率级选择Cascode结构,提升功率级输出阻抗,便于匹配。驱动级选择共射极加中和电容的结构,便于提升增益。在输入端,通过两路耦合线巴伦结构进行功率分配,得到两对差分信号,经过两路放大之后再通过两路耦合线巴伦结构进行功率合成,最后输出信号,级间匹配采用变压器匹配。该功率放大器采用ADS软件仿真。结果表明,在77 GHz的工作频点处,小信号增益为19.6 dB,峰值功率附加效率为11%,饱和输出功率为18.5 dBm。     

基于2μm GaAs HBT工艺的E类功率放大器设计

本文采用Win公司2μm GaAs HBT工艺设计一种高效率射频E类功率放大器。设计中采用了电压偏置的E类功放结构,通过负载牵引(Load-Pull)技术对放大器的效率、增益和输出功率进行折衷和优化设计。仿真结果表明该放大器在5V电源电压下,工作频段700MHz～1100MHz内功率附加效率(PAE)大于50%,增益15dB,输出功率大于20dBm。芯片面积为1.375mm*0.79mm。     

基于接地式开关的三波段可重构功率放大器的设计

采用基于接地式开关的单频可重构阻抗变换网络,设计了一款可以工作在三个波段的可重构功率放大器。与其他可重构功率放大器相比,该功放输出匹配电路的设计复杂度相对较低,对各个工作频率的跨度要求很小,同时有效节约了频谱资源。为了验证方案的可行性,采用型号为CGH40010F 的GaN 晶体管设计了一款工作在1.75 GHz、2.1 GHz 和2.6 GHz 的可重构功率放大器,制作实物并进行测试。测试结果表明该结构使功放在工作的三个频段上具有良好的输出功率、效率及增益,各个频段之间的切换更加方便。     

高效率F类对讲机功率放大器的设计与实现

研究了F类射频功率放大器的电路结构与工作原理,并设计了一个工作频段为405～415 MHz、输出功率为30 dBm、功率附加效率达到65%的高效率低谐波失真的F类对讲机功率放大器.为了达到设计指标,设计采用了一些特殊的方法,包括采用两级单端结构功率放大器结构、F类功率放大器输出匹配网络,并针对谐波失真过大进行了片外滤波器的设计,有效地滤除了谐波(各阶谐波小于-69 dBc).最后采用2 μm GaAs HBT工艺F类对讲机功率放大器,经过对实际芯片的测试证明结果完全满足设计指标.     

基于0.18μm CMOS RF工艺的有源电感设计与优化

提出一种带负反馈的新型折叠共源共栅有源电感,对相关电路结构和参数进行了设计,分析了影响有源电感性能的各种因素.基于TSMC 0.18 μm 1P6M CMOS工艺,利用Cadence SpectreRF对电路进行了仿真和优化,得到电感值最大为138 nH,品质因子Q可达到59.