AT84AD001型ADC在2GHz高速信号采集系统中的应用

介绍了一种最大采样率可达1GS/s的新型双通道并行8位高速A/D转换器AT84AD001的性能特点.该器件具有多种模拟输入和时钟输入方式,可实现多功能的数据采集电路方案.详细描述了AT84AD001在并行交错模式下的工作原理,并介绍了其在2 GHz信号采集系统中的应用,给出了设计方案和AT84AD001与FPGA的接口框图.     

3GSps超高速ADC系统设计解决方案

包含千兆采样率ADC的系统设计会遇到许多复杂情况.面临的主要挑战包括时钟驱动、模拟输入级和高速数字接口.本文探讨了如何才能克服这些挑战,并给出了在千兆赫兹的速度下进行系统优化的方法.     

基于AT89C52的数字电压表仿真设计

本文所设计的是一种以单片机AT89C52作为核心的数字电压表,利用美国TI公司生产的12位串行模数转换器件TLC2543来进行模数转换,并将所测电压值在四位数码管上显示出来,同时带有界限报警功能。分析介绍了基于AT89C52数字电压表的硬件设计和软件设计。     

基于AT89C51单片机的数字时钟电路设计与实践

利用单片机作为主控核心,与晶振、数码管、蜂鸣器等构成硬件电路,通过语言编程,可实现数字时钟的各种功能.本文阐述了基于AT89C51单片机的数字时钟的硬件电路与软件的设计、制作、调试过程.     

基于ADC的时钟jitter测试平台的研究

本文实现了一种利用高速模数转换器(ADC)采样测量时钟jitter的硬件测试平台.文中针对高速、高分辨ADC的特性,导出时钟Jitter对输出码密度的影响,根据这层关系可以反推出时钟Jitter的大小.同时介绍了如何在硬件上产生高速、可以控制的时钟jitter.最后通过ModelSim和Matlab对这个平台进行仿真分析,结果表明这种方法不需要高性能仪器,且具有高分辨和低时耗等特点.     

基于AT89C2051的直流数字电压表设计

本设计是以单片机AT89C2051为控制核心,ADC0804为模数转换芯片,三位数码管为显示单元的三位直流数字电压表,使用误差在±0.2V左右,具有电路设计简洁,使用方便,测量灵敏度高,精度可靠等特点,适用于一般的直流电压测量,具有一定的使用价值,适合实验室环境使用。     

基于ADC噪声分布的亚皮秒级时钟抖动测试方法

针对时钟抖动与ADC信噪比的关系,提出了一种基于ADC噪底能量分布的亚皮秒级时钟抖动的测试方法.通过建立ADC的采样误差模型,推导出时钟抖动引起的采样误差表达式,分析了时钟抖动造成的采样精度与采样频率上限,剥离出不同频点ADC噪声的成因,从而得到利用双频点采样的时钟亚皮秒级抖动测试方法.并对该方法进行了仿真和测试验证,结果显示GHz以上频率的时钟亚皮秒级抖动测试误差小于10 fs,表明该方法简洁、有效,具有很高的测试精度.     

基于AT89C2051单片机的GPS时钟系统

<正> GPS(Global Positioning System,全球定位系统)是一种先进、完善的卫星定位系统,既具有全球实时、连续的高精度三维定位能力,也具有精密的授时能力。利用高度稳定、精确的星载原子钟作为信号源进行时间传输和比对,已成为众多领域获取时钟的重要手段。因此,利用GPS接收板,通过单片机技术     

基于AS3910的高频读写器设计

随着射频识别(RFID)技术的快速发展,越来越多的行业开始使用射频识别技术。现在市场上有大量的高频阅读器,但它们大都都支持一种协议,渐渐不能满足使用需求。介绍AS3910芯片的功能和特点,并在AS3910功能的基础上,设计一款支持多协议的高频读写器。结构简单,方便用户进行扩展。并进行测试,达到使用要求。可应用于门禁系统、电子票证系统等多个领域,有很大的应用空间。提出改进读写器性能的方向。     

基于AT89C2051的多功能时钟设计

以AT89C2051为中心控制单元,采用汇编语言编程,设计一个用6位数码管显示时、分、秒的时钟。该时钟可实现时间显示、时间调整、闹钟设置、整点报时和省电等多种功能,具有制作简单、调整方便、稳定性好、便于扩展等特点。经实践制作、调试,证明设计可靠、方案可行,尤其是在教学中有较大的实用价值,可以为单片机学习者提供很好的练习题材。     

高速ADC的低抖动时钟设计

本文首先分析了采样时钟抖动对ADC信噪比性能的影响,然后指出产生时种抖动的原因,最后给出了两种实用的低抖动采样时钟产生方案:基于低相位噪声VCO(压控振荡器)的可变采样时钟的产生及基于极低相位噪声温度补偿晶振的非可变采样时钟的产生。     

时钟抖动对ADC性能的影响分析

时钟的孔径抖动是影响ADC动态性能的重要因素。分析了时钟抖动对ADC动态性能的影响,并对时钟抖动与相位噪声的关系进行了论述,给出了时钟抖动与相位噪声之间的换算方法,对于正确选择ADC的采样时钟具有指导意义。     

高性能中频采样系统的设计与实现

为提高中频采样系统性能,降低板级噪声,加大采样频率的灵活性,设计并实现一种高性能中频采样系统.该系统利用AD9518-4实现可配置的采样时钟,根据不同的采样要求,AD9518-4可提供多路不同频率的输出.系统还采用AD8352型运算放大器作为A/D转换器前端驱动电路,将单端中频输入信号转换为差分信号,并进行相应放大,滤波等工作.配合AD9445型A/D转换器.获得14位低电压差分输出信号.实验结果表明,该系统在40 MHz中频信号输入的情况下,信噪比达到77.4 dBFS,并可实现采样时钟的可编程配置.与传统方案相比,该采样系统信噪比、无杂散动态范围,有效比特位等性能指标都得到明显改善.     

基于AT89S52实现的PC/AT键盘

本文以Atmel公司的AT89S52单片机为对象,介绍了具有ISP功能的PC/AT键盘系统软硬件设计,同时亦给出了相关按键的码值表。该方案适用于专用键盘系统的设计与应用,具有结构简单、功能明确、专用性强、便于实现等优点。     

基于AT89C52单片机的液位检测系统

本文介绍了基于AT89C52单片机的液位检测的基本原理，硬、软件设计及其实现方法。通过测试表明，该检测系统具有工作性能稳定可靠、测量精度高和控制效果好等特点。     

基于AT89S51的新型打铃器

本文介绍了AT89S51单片机和DS12887时钟芯片构成的新型打铃器的研制过程,详细介绍了单片机的硬件电路设计和软件编程方法,具有很高的科研和商业价值。     

基于DDS的SDH时钟抖动信号源的设计

提出了基于DDS的带抖动时钟信号产生算法,介绍了其实现原理,分析了产生的带抖动时钟信号在频域和时域的性能,并通过仿真验证。使用该设计的抖动信号源产生带有O.172所规定的抖动频率及幅度范围的低频带抖动信号可对数字设备进行抖动性能的测试。     

基于正交调制技术的SDH时钟抖动信号源的设计

提出了基于正交调制技术的带抖动时钟信号产生算法,介绍了正交调制原理的实现框图,利用DDS技术产生两路正交基带信号,然后正交调制到中频信号上。该方法缓解了采样频率的压力,并可以输出较高频率的抖动信号。使用该设计的抖动信号源产生带有0．172所规定的抖动频率及幅度范围的中高频带抖动信号可对数字设备进行抖动性能的测试。     

基于FPGA和高精度ADC的组合导航系统设计

介绍了高精度模数变换(ADC)和现场可编程门阵列(FPGA)在惯性导航系统(INS)与全球定位系统(GPS)构成的组合导航系统中的应用,讨论了运用多片ADC同时对陀螺仪、加速度计等惯性传感器信号进行并行采集,使用FPGA实现对ADC进行时序控制和对采集到的信号进行硬件数字滤波的方案,最后给出了系统测试结果,达到了预期的设计目的。