一种改进的高层功耗估计方法

本文讨论了集成电路高层功耗估计方法,并针对线性位相关系数模型提出了一种更为精确的功耗估计方法,它可用于功耗驱动的VLSI高层综合。实验结果表明当信号为有限参数的平稳时间序称时,这种估计方法比原有用信号的相关系数来代替强相关位相关系数的方法具有较高的精度,从而提高了在VLSI高层设计时对模块功耗估计的精度。     

一种新的故障测试率的概率估计方法

本文提出了一种新的估计故障测试率的方法，它使用了无故障模拟的概念，观察率和控制率被定义成观察和控制电路节点的概率；分析了电路中节点的随机信号的概率分布；证明了控制率是服从正态分布的；依此获得了故障测试率的无偏估计，按照观察率的定义，我们处理了扇出节点，对一些实际的电路，利用此法所获得的故障的故障覆盖与故障模拟结果非常吻合。     

集成电路RT-Level功耗估计方法概论

随着便携式系统的出现，集成电路的功耗日渐成为人们普遍关心的一个问题。为了避免二次设计带来的损失，无论集成电路设计师还是芯片生产厂家都希望能够在较早的设计阶段对芯片的功耗进行准确地估计。集成电路的功耗估计方法主要分为两大类：静态估计和动态估计两种方法。本文对这两类方法进行了探讨，对每一类方法中现存典型的算法进行了介绍；并对如何计算Glitching Power进行了描述；对时序电路的功耗分析进行了探讨：最后对现存的问题进行了总结。     

考虑时间相关性的功耗估计熵算法

熵估计是一种在高层次估计功耗的方法,但已经提出的熵算法无法考虑输入信号在时间上的相关性.本文提出了改进熵的概念,在传统熵中加入条件翻转因子,使改进后的熵能够有效估计时间上有相互关联性的信号的翻转率.理论证明和大量BENCHMARK实验结果都表明我们提出的改进熵算法具有合理性和可靠性.     

芯片设计中的功耗估计与优化技术

在芯片设计中,低功耗一直是一个重要的目标,受到封装、供电、散热的约束,并且最大功耗限制越来越严格。在本文中,首先讨论了芯片中的功耗来源。接着,阐述了在设计过程初期可以采用的几项可以降低功耗的技巧。本文提出的方法用于架构设计和前段设计的初期,如功耗估计、低功耗架构优化和时钟门控等。     

一种面向健壮性的瞬时功耗建模方法

为了支持通用系统的功耗建模,提出一种以健壮性为目标的RT级瞬时功耗建模方法,即在特定的误差限制下,可以适用于更多的应用情况。对于一个给定的电路模块,首先构造反映电路结构特征的启发式函数进行功耗分类,对每个分类采用常数标识功耗;然后对启发式进行组合,进一步提高功耗模型的健壮性。从实验结果来看,健壮性比已有的功耗模型提高了10％到20％。     

CMOSVLSI电路最大功耗估计

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的.由于电路功耗强依赖于其输入模式,对有大量管脚的CMOS组合或时序电路,不能采用穷举搜索.本文用遗传算法来选择具有高功耗的输入及内部状态模型,在逻辑仿真基础上实现CMOS电路的最大功耗估算.同时用逻辑仿真的统计方法来衡量获得最大功耗的质量.基于ISCAS85和ISCAS89基准电路的仿真表明,新方法在大规模门数时具有明显的优势,估算精度较高.而且新方法的计算时间基本上是电路逻辑门的线性关系.     

基于GSAA算法的组合电路最大功耗估计方法

最大功耗估计问题是一个NP难题。提出的方法利用遗传模拟退火算法(GSAA)在整个解空间快速搜索问题的最优解，实现组合电路最大功耗的快速、精确估计。仿真结果表明，提出的方法比基于遗传算法(GA)的估计方法在估算精度和收敛速度上都有提高，适合于大规模组合电路最大功耗的估计。     

影响高性能DSP功耗的因素及其优化方法

随着嵌入式应用需求的不断提高,DSP的速度也不断提高。现在常见的高性能DSP速度已达到1 GHz,TI(德州仪器)的TMS320C6455最高速度已达到1.2GHz。然而,DSP的功耗也随着DSP的速度提升而快速增加。DSP功耗越来越成为DSP工程师关     

一种新的故障测试率的概率估计方法

本文提出了一种新的估计故障测试率的方法。它使用了无故障模拟的概念,观察率和控制率被定义成观察和控制电路节点的概率;分析了电路中节点的随机信号的概率分布;证明了控制率是服从正态分布的;依此获得了故障测试率的无偏估计。按照观察率的定义,我们处理了扇出节点。对一些实际的电路,利用此法所获得的故障覆盖与故障模拟结果非常吻合。     

CMOS时序逻辑电路功耗估计的一种新方法

MOS时序逻辑电路由于存在时序反馈环，使功耗分析变得相当复杂。文章提出了一种采用电路化简加速功耗估计的方法。对ISCAS’89和ISCAS’93基本测试电路的实验结果表明，此方法具有较好的计算精度和较短的计算时间。     

Hardware-Assisted Signal Activity Analysis for Power Estimation in Rapid Prototyped Systems

In this paper, a technique is proposed to gather statistical data concerning the activity of the internal signals in a complex application. By using an architecture precise rapid prototyping system, the signals can be analyzed over a long period of time and therefore, a realistic estimation of the signal characteristics is obtained. This information can be used for estimating the power consumption in the final system as well as for a later refinement of the communication structures and processing blocks. In order to account for deep submicron effects, not only transition activity but also inter-wire correlations are considered. Because of the huge amount of data that would be generated by a real-time monitoring, a statistical hardware compression module was implemented for embedding it into prototyped designs. It allows the trade off between hardware efficiency and estimation accuracy, in order to offer a flexible usage of the prototyping resources. The proposed approach has been validated in a baseband implementation and prototype of a simplified OFDM transmitter.     

ASIC功耗估计和分析技术

功耗已越来越成为ＡＳＩＣ设计中必须考虑的重要因素。评述了对ＡＳＩＣ电路的各种功耗估计和分析方法，展望了功耗分析和估计技术的发展，为低功耗设计提供参考。     

Power Estimation Using Probability Polynomials

We describe a method of polynomial simulation to calculate switching activities in a general-delay logic circuit. This method is a generalization of the exact signal probability evaluation method due to Parker and McCluskey, which has been extended to handle temporal correlation and arbitrary transport delays. The method can target both combinational and sequential circuits.Our method is parameterized by a single parameter l, which determines the speed-accuracy tradeoff. l indicates the depth in terms of logic levels over which spatial signal correlation is taken into account. This is done by only taking into account reconvergent paths whose length is at most l. The rationale is that ignoring spatial correlation for signals that reconverge after many levels of logic introduces negligible error. When l = L, where L is the total number of levels of logic in the circuit, the method will produce the exact switching activity under a zero delay model, taking into account all internal correlation.We present results that show that the error in the switching activity and power estimates is very small even for small values of l. In fact, for most of the examples, power estimates with l = 0 are within 5% of the exact. However, this error can be higher than 20% for some examples. More robust estimates are obtained with l = 2, providing a good compromise between speed and accuracy.     

Butterworth Window for Power Spectral Density Estimation

The power spectral density of a signal can be estimated most accurately by using a window with a narrow bandwidth and large sidelobe attenuation. Conventional windows generally control these characteristics by only one parameter, so there is a trade-off problem: if the bandwidth is reduced, the sidelobe attenuation is also reduced. To overcome this problem, we propose using a Butterworth window with two control parameters for power spectral density estimation and analyze its characteristics. Simulation results demonstrate that the sidelobe attenuation and the 3 dB bandwidth can be controlled independently. Thus, the trade-off problem between resolution and spectral leakage in the estimated power spectral density can be overcome.     

用遗传算法实现CMOS时序电路最大功耗估计

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的。实际中,总是在有限的计算时间内获取一个近似最大功耗。文中用遗传算法来选择具有高功耗的输入及内部状态模型,对电路进行仿真,实现时序电路的最大功耗估算;同时,实现了基于统计的逻辑模拟最大功耗估计方法。基于ISCAS89基准时序电路的仿真表明,新方法在大规模门数时具有明显的优势,估算精度较高。而且新方法的计算时间基本上是电路逻辑门的线性关系。     

参差周期序列的功率谱估计

本文提出了参差滞差的自相关函数和它的功率谱密度的富里叶变换对;论述了参差周期功率谱密度的一些基本特性。基于4种等周期的谱估计(BT、LP、ML和LSR)和该参差周期功率谱密度,本文说明了相应的4种参差周期谱估计的原理,评价了它们的性能并给出了一些应用的例子。     

开关电源的最新动向

本文从开关电源电路技术、组装技术出发,介绍了日本目前开关电源的发展历程、现状以及今后发展动向。指出开关电源迅速向低成本、小型化、薄型化和高效率方向发展,对于随之而产生的高次谐波的影响及其对策作了较详细介绍。     

基于导频辅助的低压电力线通信系统信道估计算法

针对低压电力线信道噪声强、衰减大的问题,基于OFDM技术的电力线通信系统采用时域扩充结构,提高导频数据的可靠性.确定了在OFDM时域扩充结构中应用LMMSE准则时最大多径时延的最优取值.在此基础上提出一种更适合时域扩充系统的信道估计优化算法,通过利用OFDM符号内所有导频参与信道估计从而在低信噪比条件下获得更低的误码率.仿真结果表明提出的改进算法与传统LMMSE算法相比具有更好的信道估计性能,在信噪比低于0dB时改进算法的性能优势更加明显.     

开关电源新技术动态

本文介绍了开关电源的发展情况以及国外的最新成就，考察了各种新型开关电源，它们的主要优点及其存在的问题；综述了开关电源计算机辅助设计技术的研究和发展；最后简要介绍了国外目前正在研究的一些课题。