一种新型硅基恒流二极管的特性研究

提出了一种新型硅基环状分布垂直沟道恒流二极管,包括并联的结型场效应晶体管和PIN整流管。建立了器件的数值模型,并利用SILVACO TCAD仿真工具对器件的恒定电流值、击穿电压等特征参数进行模拟。结果显示,该器件工作于正向时,恒流效果好,开启电压约为3 V,击穿电压可达140 V;该器件工作在反向时,表现出良好的整流特性,开启电压约为0.8 V。     

一种积累型槽栅超势垒二极管

提出了一种积累型槽栅超势垒二极管,该二极管采用N型积累型MOSFET,通过MOSFET的体效应作用降低二极管势垒。当外加很小的正向电压时,在N+区下方以及栅氧化层和N-区界面处形成电子积累的薄层,形成电子电流,进一步降低二极管正向压降;随着外加电压增大,P+区、N-外延区和N+衬底构成的PIN二极管开启,提供大电流。反向阻断时,MOSFET截止,PN结快速耗尽,利用反偏PN结来承担反向耐压。N型积累型MOSFET沟道长度由N+区和N外延区间的N-区长度决定。仿真结果表明,在相同外延层厚度和浓度下,该结构器件的开启电压约为0.23 V,远低于普通PIN二极管的开启电压,较肖特基二极管的开启电压降低约30%,泄漏电流比肖特基二极管小近50倍。     

一种超结高压肖特基势垒二极管

改善反向击穿电压和正向导通电阻之间的矛盾关系一直以来都是功率半导体器件的研究热点之一。介绍了一种超结肖特基势垒二极管(SJ-SBD),将p柱和n柱交替构成的超结结构引入肖特基势垒二极管中作为耐压层,在保证正向导通电阻足够低的同时提高了器件的反向耐压。在工艺上通过4次n型外延和4次选择性p型掺杂实现了超结结构。基于相同的外延层厚度和相同的外延层杂质浓度分别设计和实现了常规SBD和SJ-SBD,测试得到常规SBD的最高反向击穿电压为110 V,SJ-SBD的最高反向击穿电压为229 V。实验结果表明,以超结结构作为SBD的耐压层能保证正向压降等参数不变的同时有效提高击穿电压,且当n柱和p柱中的电荷量相等时SJ-SBD的反向击穿电压最高。     

4H-SiC npn双极型晶体管的研制

采用国产的4H-SiC外延材料和自行开发的SiC双极晶体管的工艺技术,实现了4H-SiC npn双极晶体管特性。为避免二次外延或高温离子p+注入等操作,外延形成n+/p+/p/n-结构材料,然后根据版图设计进行相应的刻蚀,形成双台面结构。为保证p型基区能实现良好的欧姆接触,外延时在n+层和p层中间插入适当高掺杂的p+层外延,但也使双极晶体管发射效率降低,电流放大系数降低。为提高器件的击穿电压,在尽量实现低损伤刻蚀时,采用牺牲氧化等技术减少表面损伤及粗糙度,避免表面态及尖端电场集中,并利用SiC能形成稳定氧化层的优势来形成钝化保护。器件的集电结反向击穿电压达200 V,集电结在100 V下的反向截止漏电流小于0.05 mA,共发射极电流放大系数约为3。     

AlInGaN/GaN PIN紫外光电探测器的研制

用AlInGaN四元合金代替AlGaN作为PIN探测器的有源层,研制出AlInGaNPIN紫外探测器.详细介绍了该器件的结构设计和制作工艺,并对器件进行了光电性能测试.测试结果表明,器件的正向开启电压约为1.5 V,反向击穿电压大于40 V;室温-5 V偏压下,暗电流为33 pA,350 nm处峰值响应度为0.163 A/W,量子效率为58%.     

高温AlN为模板的AlGaN基p-i-n背照式日光盲探测器

第一次报道了以高温AlN为模板层的AlGaN基p-i-n背照式日光盲探测器的制作和器件特性.利用MOCVD方法在(0001)面的蓝宝石衬底上生长了探测器的AlxGa1-xN多层外延材料.在无需核化层的高温AlN模板上生长了p-i-n背照式日光盲探测器的无裂纹高Al组分(0.7)AlGaN多层外延结构.利用在线反射监测仪、三轴X射线衍射及原子力显微镜表征了外延材料的晶体质量.在1.8V的反向偏压下,制作的探测器表现出了日光盲响应特性,在270nm处最大响应度为0.0864A/W.具有约3.5V的正向开启电压,大于20V的反向击穿电压,在2V的反向偏压下暗电流小于20pA.     

高温AlN为模板的AlGaN基p-i-n背照式日光盲探测器

第一次报道了以高温AlN为模板层的AlGaN基p-i-n背照式日光盲探测器的制作和器件特性.利用MOCVD方法在(0001)面的蓝宝石衬底上生长了探测器的AlxGa1-xN多层外延材料.在无需核化层的高温AlN模板上生长了p-i-n背照式日光盲探测器的无裂纹高Al组分(0.7)AlGaN多层外延结构.利用在线反射监测仪、三轴X射线衍射及原子力显微镜表征了外延材料的晶体质量.在1.8V的反向偏压下,制作的探测器表现出了日光盲响应特性,在270nm处最大响应度为0.0864A/W.具有约3.5V的正向开启电压,大于20V的反向击穿电压,在2V的反向偏压下暗电流小于20pA.     

AIInGaN／GaN PIN紫外光电探测器的研制

用AlInGaN四元合金代替AlGaN作为PIN探测器的有源层,研制出AlInGaNPIN紫外探测器。详细介绍了该器件的结构设计和制作工艺,并对器件进行了光电性能测试。测试结果表明,器件的正向开启电压约为1．5V,反向击穿电压大于40V;室温-5V偏压下,暗电流为33pA,350nm处峰值响应度为0．163A／W,量子效率为58％。     

高性能SiC整流二极管研究

在n型4H-SiC单晶导电衬底上制备了具有MPS(merged p-i-n Schottky diode)结构和JTE(junction termination extension)结构的肖特基势垒二极管。通过高温离子注入及相应的退火工艺,进行了区域性p型掺杂,形成了高真空电子束蒸发Ni/Pt/Au复合金属制备肖特基接触,衬底溅射Ti W/Au并合金做欧姆接触,采用场板和JTE技术减小高压电场集边效应。该器件具有良好的正向整流特性和较高的反向击穿电压。反向击穿电压可以达到1300V,开启电压约为0.7V,理想因子为1.15,肖特基势垒高度为0.93eV,正向电压3.0V时,电流密度可以达到700A/cm2。     

工艺参数对低压TVS器件耐压的影响

目前低压瞬间电压抑制(TVS)二极管工艺参数的研究还不够深入.从深p型(DP)基区杂质浓度、杂质注入能量及基区尺寸控制三个方面探究了工艺条件对低击穿电压的影响.当DP注入剂量小于6.0×1014cm-2时,pn结以雪崩击穿为主,耐压大于6V.DP注入能量在50 keY以下与高浓度n+区复合形成的pn结雪崩击穿耐压大于6V;当控制基区尺寸使n+集电区与DP基区的间距大于1.2 μm时击穿电压保持为7V,但是随着n+与DP基区的间距增加,电流导通路径受到挤压变窄,在相同的反向测试电流下,器件耐压略有提升.通过对单向TVS工艺仿真优化,选择了关键工艺参数,并进行了工程实验,制备了兼具低电容和高抗ESD能力的TVS器件,保证了对主器件实施可靠的保护.     

一种隐埋缓冲掺杂层高压SBD器件新结构

提出了一种新型隐埋缓冲掺杂层(IBBD)高压SBD器件,对其工作特性进行了理论分析和模拟仿真验证.与常规高压SBD相比,该IBBD-SBD在衬底上方引入隐埋缓冲掺杂层,将反向击穿点从常规结构的PN结保护环区域转移到肖特基势垒区域,提升了反向静电释放(ESD)能力和抗反向浪涌能力,提高了器件的可靠性.与现有表面缓冲掺杂层...     

4H-SiC TSOB结势垒肖特基二极管静态特性

为增强器件的反向耐压能力,降低器件的漏电功耗,采用Silvaco TCAD对沟槽底部具有SiO₂间隔的结势垒肖特基二极管(TSOB)的器件特性进行了仿真研究。通过优化参数来改善导通压降(V_F)-反向漏电流(I_R)和击穿电压的折衷关系。室温下,沟槽深度为2.2 μm时,器件的击穿电压达到1 610 V。正向导通压降为2.1 V,在V_F=3 V时正向电流密度为199 A/cm²。为进一步改善器件的反向阻断特性,在P型多晶硅掺杂的有源区生成一层SiO₂来优化漂移区电场分布,此时改善的器件结构在维持正向导通压降2.1 V的前提下,击穿电压达到1 821 V,增加了13%。在1 000 V反向偏置电压下,反向漏电流密度比普通结构降低了87%,有效降低了器件的漏电功耗。普通器件结构的开/关电流比为2.6×10³(1 V/-500 V),而改善的结构为1.3×10⁴(1 V/-500 V)。     

高压超结VDMOS结构设计

为改善高压功率VDMOS击穿电压和导通电阻之间的平方率关系,采用超结理论及其分析方法,结合电荷平衡理论,计算了超结VDMOS的理想结构参数,并利用仿真软件SILVACO对超结VDMOS的各个工艺参数(外延厚度,P柱掺杂剂量,阈值电压)进行了优化设计,对器件的正向导通特性和反向击穿特性进行了仿真分析。最终设计了一个击穿电压为815V,比导通电阻为23mΩ.cm2的超结VDMOS。     

一种P-GaN栅结合混合帽层结构的HEMT器件

为了进一步提升P-GaN栅HEMT器件的阈值电压和击穿电压,提出了一种具有P-GaN栅结合混合掺杂帽层结构的氮化镓高电子迁移率晶体管(HEMT)。新器件利用混合掺杂帽层结构,调节整体极化效应,可以进一步耗尽混合帽层下方沟道区域的二维电子气,提升阈值电压。在反向阻断状态下,混合帽层可以调节栅极右侧电场分布,改善栅边电场集中现象,提高器件的击穿电压。利用Sentaurus TCAD进行仿真,对比普通P-GaN栅增强型器件,结果显示,新型结构器件击穿电压由593 V提升至733 V,增幅达24%,阈值电压由0.509 V提升至1.323 V。     

一种新型肖特基整流管设计

在研究功率肖特基整流管的基础上,针对反向击穿电压、漏电流、抗浪涌能力的提高,采取加场限环的方法,设计并制造了一种新型结势垒肖特基整流管(Junction barrier Schottky rectifier,JBS)。通过从有源区参数、外延材料、流片工艺、产品电参数、可靠性等方面进行了全面设计。经测试,电参数水平正向电压VF：0.85-0.856V,反向电流IR：4-50.5uA,反向电压VR:307.5-465.2V,抗静电水平从低温退火的6-12KV提高到15KV,经高温直流老化后,可靠性电参数水平满足预期的设计要求。     

3 A/40 V新型肖特基势垒二极管的设计与研制

为提高传统肖特基二极管的击穿电压,减小了器件的漏电流,提高芯片利用率,文中设计研制了适合于裸片封装的新型肖特基势垒二极管(SBD)。利用Silvaco Tcad软件模拟,在器件之间采用PN结隔离,器件周围设计了离子注入形成的保护环,实现了在浓度和厚度分别为7.5×1012 cm-3和5 μm的外延层上,制作出了反向击穿电压45 V和正向导通压降0.45 V的3 A/45 V肖特基二极管,实验和仿真结果基本吻合。此外,还开发了改进SBD结构、提高其电特性的工艺流程。     

具有法拉第屏蔽罩的射频LDMOS功率晶体管漏源击穿电压模型

本文基于静电势的抛物线近似,通过求解p-外延层和n-漂移区的二维泊松方程,建立了具有法拉第屏蔽罩的射频LDMOS功率晶体管漏源击穿电压解析模型。分析了器件参数对击穿电压的影响。与已发表模型相比,本文模型增加了p-外延层掺杂浓度对击穿电压的影响。通过模型计算结果与数值仿真以及测试结果的比较,验证了模型的有效性。并根据所得模型分析了怎样合理选择器件参数以同时优化器件性能指标,如击穿电压、导通电阻和反馈电容。     

600 V高低压兼容BCD工艺及驱动电路设计

基于高压功率集成电路的关键参数性能要求和现有工艺条件,在国内3μmCMOS工艺基础上,开发出8～9μm薄外延上的600VLDMOS器件及高低压兼容BCD工艺,并设计出几款600V高压半桥栅驱动电路。该工艺在标准3μm工艺基础上增加N埋层、P埋层及P-top层,P埋层和P阱对通隔离,形成各自独立的N-外延岛。实验测试结果表明:LDMOS管耐压达680V以上,低压NMOS、PMOS及NPN器件绝对耐压达36V以上,稳压二极管稳压值为5.3V。按该工艺进行设计流片的电路整体参数性能满足应用要求,浮动偏置电压达780V以上。