高速跳频信号源显控系统设计

论述了一种适合工程试验的高速跳频信号源的组成、功能、特点.并着重论述了其显示控制系统的软、硬件设计及实现。最后对实现过程中遇到的关键技术问题及所采取的措施作了必要的分析。     

基于AD9910的跳频源设计

跳频技术由于其突出的抗干扰能力,已经在现代通信中得到了广泛的应用.跳频源的设计与实现,对与跳频技术的应 用显得至关重要.通过综合分析研究了结合 DDS 与 PLL 优点,利用PLL与 DDS 环外混频的方案设计跳频频率合成器成为合适 的选择.设计方案采用ADI公司AD9910芯片,结合ADF4360等PLL芯片实现系统...     

CPLD-EPM7064和AD9851在跳频信号源中的应用

给出了一种基于DDS技术的跳频信号源的设计方法。首先简要介绍了跳频扩频通信和直接数字频率合成技术的相关知识，然后介绍一种复杂的可编程逻辑器件CPLD-EPM7064和直接数字频率合成器芯片AD9851在跳频信号源设计中的应用。     

步进跳频信号跳频间隔的选取分析

步进跳频信号可实现距离维高分辨，文中给出了点目标合成宽带处理结果，并从频域采样的角度对步进跳频信号的跳频间隔进行了深入的分析。对步进跳频信号，导出了跳频间隔选取受到发射脉冲宽度严格限制的约束条件。对应用于小目标的步进跳频信号，导出了跳频间隔受目标长度限制的关系。     

通用跳频信号源系统设计

目前通用的跳频电台的测试仪器存在众多工程问题,本文基于PXI总线、调制域分析、软件无线电的多体制调制解调、跳频信号发生及同步等技术,设计了一种通用跳频信号源系统,介绍了软硬件设计方案,并通过样机测试,验证了其性能指标.     

使用AD9852实现的10～12.2MHz跳频源

AD9852是美国AD公司研制的一款性能优异的DDs芯片，可广泛应用于军事和民用等各个领域。文中给出了一种以AD9852为核心的短波通信跳频源的设计方案。     

超短波跳频信号源的实现

简单介绍了跳频信号源的组成框图和工作原理。重点对该信号源为实现快速跳频所采用的控制方式、高速综合器、快速变频、软件控制技术,以及为实现宽频带、高隔离度、高平坦度和低杂散等指标所采取的措施进行了详解,对如何利用Gold码产生不同的跳频图案以及跳频图案在信号源中的作用进行了必要的说明。最后对所测得的技术指标进行了较为详细的列述,对设备所具备的诸多特点进行了介绍。     

DDS激励PLL跳频频率合成器的研究

直接数字式频率合成是最新的频率合成方法，它具有分辨力高、转换速度快等优点。本文首先分析了ＤＤＳ的杂散性能，其次分析了ＤＤＳ与ＤＳ、ＰＬＬ几种基本组合方案，对ＤＤＳ激励ＰＬＬ的方案进行了性能分析和实验研究。最后实现了ＶＨＦ波段快速跳频频率合成器，其频率转换时间〈１０ｕｓ。     

基于DDS的跳频通信信号源的研制

首先介绍了DDS(直接数字频率合成器)的结构和工作原理,然后给出了一个基于AD公司的DDS芯片AD9952和TI公司的DSP芯片TMS320VC5402的跳频通信用信号源的方案,分析了部分组成.最后,给出了按该方案设计的频率范围为46 MHz～136 MHz的跳频信号源的测试结果和设计中的注意事项.测试结果表明,该方案满足设计要求.     

采用DDS来实现高速短波差分跳频

文章主要介绍了一种实现高速短波差分跳频的方案。此方案是采用DSP和DDS来实现的。文中讨论了方案的技术关键、高速差分跳频的硬件结构和软件设计。     

DDS+PLL米波波段捷变频频率合成器

简单介绍了DDS和PLL的基本原理及其它们在捷变频频率合成器应用中的优缺点。阐述其在某型米波雷达频率合成器中的使用情况,最后对一些性能指标进行了简单的分析。     

一种高速跳频频率合成器的实现

根据频率合成技术的特点,提出了一种提高频率合成器性能的方法,工程上实现了高速跳频频率合成器方案,为高速跳频频率合成器的研制提供了新的思路。     

一种基于AD9854的高速跳频源设计

介绍了跳频通信系统的基本组成、工作方式以及跳频通信系统中跳频综合器的设计要求。结合跳频综合器的设计要求以及AD9854、FPGA的特点给出了一种基于AD9854的高速跳频源实现方法,在微处理器和FPGA的控制下能够生成多种跳速和多种图案的跳频信号,适合于多种应用场合。     

9kHz～1.4GHz高精度快速随机跳频DDS频率合成器

为适应微波系统对频率合成器在高频率精度、频率捷变、随机跳频等方面的要求,文中设计了一种基于DDS芯片AD9914的频率合成器。论文阐述了优化频率控制字的计算方法,结合线性反馈移位寄存器LFSR产生随机跳频点,并利用FPGA对AD9914进行软硬件控制,使该频率合成器能够达到10 ^-5 Hz的频率精度以及百纳秒内的随机扫频。测试结果表明在输出9 kHz1.4 GHz频率时,该频率源频点准确,全频带扫频且跳频切换时间为90 ns,达到了高精度捷变频的目标,应用前景广阔。     

小步进频率合成器的设计

回顾了三种基本的小步进频率合成器设计方法的优缺点。介绍了一种特殊的小步进频率合成器的设计方法，即采用两个大步进频率的单环锁相电路混频，两者步进频率的差较小为r，就能获得输出为小步进频率(为r)的合成器，并给出了相应的理论依据和计算。只要合理设置频率，规避互调分量的影响，就能使合成信号保持大步进频率单环锁相电路较低相位噪声、较短跳频时间和较低杂散信号的特性，而且合成原理简单，几乎不需要电路调试。     

基于DDS＋PLL一种快速跳频频率合成电路的设计与实现

通过介绍DDS＋PLL的工作原理,综合利用PLL和DDS的优缺点,提出了扫频源频率合成电路设计方案。主要针对具体电路的设计与实现方法进行详细阐述,给出了相应测试数据,并对相关问题进行了分析。     

一种C波段小步进捷变频频率综合器的设计

本文介绍了一种小步进、低相噪、低杂散、捷变频锁相频率综合器的设计与实现,本设计选用超低相噪锁相环芯片,采用小数分频实现小步进,通过双锁相环“乒乓”工作实现捷变频,经过对环路参数的精心设计,较好的实现了相位噪声、杂散等技术指标。     

高性能频率合成器设计方法研究

通过对部件相位噪声性能的分析,进行结构指数最大化设计,得到最简总体结构设计。利用混频互调分量分析,避开各级混频组合干扰,得到系统各级结构的频率方案设计。利用DDS器件的结构优势对频率合成器结构进行优化,进一步简化设计结构。根据相位噪声性能的分析结果,进行环路滤波器设计,消除参数设计中的随意性,保证设计过程中系统的相位噪声性能。     

一种宽带频率综合器的设计与实现

通过采用直接数字合成与间接数字合成相结合的混合合成技术,实现了2～8 GHz宽带,1 kHz小步进输出.并做到杂散优于-65 dBc,相噪优于-95 dBc/Hz偏离载频1 kHz处的技术要求.     

一种小步进、低相噪频率合成器设计

综合应用锁相环(PLL)、直接数字合成(DDS)等技术,设计一种具有宽频带、小频率步进、高稳定性、低相位噪声等特点的频率合成器。主要技术指标为:频率步进1 Hz,最大频率控制误差优于4.5×10-4Hz,在10 kHz处相位噪声为-100 dBc/Hz。与传统的多环路设计方法相比,新的设计更能够满足高集成度、低成本、灵活通用的需求。并且可极大提高电路调试效率。