共查询到20条相似文献,搜索用时 156 毫秒
1.
本文介绍了一种基于FPGA的用于高分辨率视频图像处理的SDRAM控制器的设计方法。通过设置SDRAM的工作状态,使其工作在猝发模式。在视频时序信号控制下,用多行连续的SDRAM存储空间,存取视频数据。并在数据接口部分增加FIFO,缓存一行视频,在像素时钟控制下,实现视频数据实时的存储和读取。通过改变相关参数,能对所有VESA分辨率视频流进行操作。具有通用性强、系统复杂度低、可靠性高、可扩展等特点。在某型号的机载大屏显示器系统中,用该SDRAM控制器实现了图像的翻转等功能,也验证了该控制器的实用性。 相似文献
2.
视频图像捕获系统SRAM控制器的FPGA实现 总被引:3,自引:0,他引:3
介绍了视频图像捕获系统中用SRAM直接接收一帧数字图像信号的实现方案.图像数据采集频率可达13.5MHz,信号数据用FPGA芯片实现的SRAM控制器接收,然后直接存入到处理器的外部SRAM中. 相似文献
3.
在视频处理中,随着视频信号分辨率和帧率的提高,不仅需要提高信号处理算法性能,还需要非常灵活的体系结构,以便能够高效实时地处理视频信号。提出了一种专为高分辨率、高帧率的视频信号处理而设计的高速处理平台,采用了多DSP+FPGA的方案,系统中,FPGA和中心节点DSP要对图像信号进行协作处理,FPGA负责图像信号的采集和预处理,DSP芯片负责图像信号数据转发、后处理和输出,高速度、高容量、高性能的结构特点可轻松应对高速的视频信号、图象的采集处理分析。 相似文献
4.
5.
介绍了一种雷达视频回波信号记录与回放系统。该系统基于FPGA和PCI总线设计。文中详细地描述了雷达数字视频信号数据帧的格式、记录与回放系统组成框图,讨论了大容量数据实时存储问题的解决方案,同时分析了视频数据记录和显示回放软件功能的设计。试验表明:该系统运行正常、稳定,满足使用要求。 相似文献
6.
实时视频处理系统中乒乓缓存控制器的设计 总被引:5,自引:0,他引:5
实时视频数据处理系统中的乒乓缓存结构是协调数据传输和处理速度的必要环节,其核心就是乒乓缓存控制器。文中比较了FIFO、双口RAM、乒乓缓存结构三种数据缓冲电路的优缺点,讨论了乒乓缓冲控制器的结构和原理.给出了应用FPGA进行设计的逻辑仿真方法。 相似文献
7.
8.
视频实时采集系统的FPGA设计 总被引:11,自引:0,他引:11
设计了一种基于FPGA的视频实时采集系统,视频数据通过视频解码器、双口RAM、内存控制器,然后存入片外SDRAM中。根据视频处理算法的要求和SDRAM的特点,对视频数据的存储格式及读写时序进行了优化,提高了系统的数据传输速率,能够满足后续视频处理系统的需要。 相似文献
9.
用TMS320C50DSP实现图像的直接捕获与显示 总被引:3,自引:0,他引:3
大多数视频捕获系统都要有专门的控制电路,用来把来自视频模/数转换器(ADC)的数据传输给系统存储器或把数据由系统存储器传输给视频数/模转换器(DAC).这个控制电路是复杂的.本文说明了数字信号处理器(DSP)如何能简化视频捕获和显示系统的设计,这是靠DSP由ADC读取数据写入系统存储器或由存储器读取数据写入DAC来实现的.本文给出了使用TMS320C50DSP实现这样的系统的例子。C50最高可运行在28.6MHZ上,可以做到每行捕获1485个采样.当系统以低分辨捕获和显示视频时可以做到边捕获边显示,边捕获边处理或边显示边处理,可以解决许多技术问题. 相似文献
10.
11.
12.
13.
14.
15.
16.
3D显示器视频转换系统设计及其FPGA实现 总被引:2,自引:5,他引:2
针对SXGA(1280×1024)格式高速视频信号的传输特性,结合FPGA技术设计了适用于43cm(17in)自由立体液晶显示器的3D视频信号转换系统。以FPGA芯片作为显示控制器,采用乒乓操作的设计思想协调两组SDRAM完成不同3D模式下对视频信号的实时读写控制,从而实现多制式的立体显示。该设计方案具有不降低显示刷新率、电路结构简单、设计灵活性高的特点,只要通过适当修改代码即可应用于更大尺寸的立体显示器。对系统硬件组成及工作原理进行了分析,并着重介绍了基于乒乓操作的SDRAM控制器的设计与实现。 相似文献
17.
针对轨道交通调度显示系统中监控视频控制器的实际需求,介绍了双3次插值图像放缩算法和抗混叠滤波器的原理,提出了作为视频控制器核心的图像缩放技术的功能划分,分析了基于现场可编程门阵列(FPGA)的图像缩放技术实现的工作流程,论述了输入缓冲、图像缩放、帧频调整和图像拼接等功能模块的详细功能和实现方案,完成了对该技术实现的仿真分析,比较了该技术实现与传统图像缩放技术的仿真结果。 相似文献
18.
移动便携图像存储系统的设计 总被引:1,自引:4,他引:1
为满足Camera Link相机图像存储系统小型化、可移动、易携带的要求,设计了基于Xilinx公司V4系列现场可编程门阵列(FPGA)和TI公司6000系列数字信号处理器(DSP)相结合的硬件电路方案。首先,在FPGA的控制下图像数据缓存到一片SDRAM中,同时读出另外一片SDRAM中缓存的图像,经乒乓操作存储到两块固态硬盘中。其次,DSP与上位机用百兆网连接,在上位机的控制下,DSP从外部存储器接口(EMIF)中获取图像数据后,发送给上位机完成实时显示或者存储图像回放的功能。实验表明:在相机分辨率为640×480、帧频为100f/s且像素为10位时,该系统可以不丢帧地完成图像存储任务。在不需要实时显示的应用场合,系统可以单独完成脱机存储任务,满足Base型Camera Link相机的便携存储要求。 相似文献
19.
20.
以TMS320C6713为控制器,设计和实现基于EMIF接口的数据采集系统.实际上,可以将外部的AD芯片作为外部的数据存储器设备,通过读取存储器数据的方式获得需要采集的数据.主要从硬件和软件两方面介绍EMIF接口的使用方法,最后实验结果说明采集的数据完全满足要求,实现了基于EMIF接口的数据采集系统,并且也简单说明了T... 相似文献