一种降低电源峰值电流的电荷泵电路

为了降低电荷泵电路启动过程中的峰值电流,本文提出了一种具有低峰值电流的电荷泵电路。该电路中采用N-相位时钟电路,产生N个相位不交叠的时钟信号,使得电荷泵启动过程中时钟电路仅对一个电容进行充放电,从而有效减少了电源峰值电流。Hspice仿真结果表明,电荷泵电路级数为4时,所提出的电路能够将电源峰值电流减少约50%。     

高性能电荷泵电路的设计

针对常用的电荷泵电路存在的电荷泄漏和充放电流失配等不利因素，设计了一种全差分高精度电荷泵，降低了锁相环（PLL）的相位偏差。     

一种快速升压的片上电荷泵电路设计

设计了一种快速升压的片上电荷泵电路,该电路由时钟产生电路和电荷泵核组成。电荷泵核基于传统Dickson电荷结构,在前四级引入预充管,增加节点初始电压,提高电荷泵升压速度,时钟产生电路能产生占空比约为30%的稳定时钟信号,用它驱动电荷泵核可以减小充放电流失配等问题,进一步提高电荷泵升压速度。基于华虹NEC 0.35μs CMOS工艺,HSPICE仿真结果显示：在5V电源电压下,电荷泵仅需要57.625μs就可以从0V升压到20V,比传统的MOS管Dickson电荷泵快了20.055μs。     

一种用于H桥功率驱动电路的电荷泵设计

提出了一种可驱动H桥功率电路的电荷泵.为了简化电路设计和确保电路稳定性,本电荷泵采用两倍压电荷泵电路拓扑结构,通过加入两路反馈控制电路来提高电荷泵充电电流和输出电压值的控制精度以及电源转换效率.设计采用0.35μm BCD工艺,通过Cadence Spectre仿真器表明,在负载电流为5mA条件下,电荷泵正常工作时输出电压范围广(10~40V),电源转换效率最高达到91%,输出电压建立所需时间为579μs.样片实测结果显示,在不同输入电压条件下,输出电压纹波控制在385mV以下.     

MEMS麦克风中新型电荷泵的设计

设计了一款应用于MEMS麦克风的电荷泵电路。在动态的电荷传输开关型电荷泵中,增加了时钟电平倍增电路和负反馈电路,使得电荷泵在工艺偏差、温度以及电源电压变化时能够输出稳定的高压。电路基于0.3 μm CMOS工艺实现,Spectre仿真结果表明,在1.6~3.6 V电源电压范围及所有工艺角下,电荷泵能够输出偏差在±5%以内的14 V高压,与相同条件下的传统静态电荷传输型电荷泵相比,升压单元减少了33%,有效提高了效率,节省了面积。     

一种用于Flash的新型电荷泵调节技术

在Flash、带电可擦可编程只读存储器(EEROM)等存储器中,电荷泵电路是用于提供编程、擦除和读取高压的重要模块.电荷泵调节电路用于输出稳定的电压和电流.文章提出了一种新型Flash电荷泵调节电路,以解决传统电路在轻负载时纹波过大而难以适用多位Flash的问题.其电路结构特征是对传统频率调节电路增加了时钟幅度调节模块...     

电荷泵电路的动态分析

详细分析了电荷泵的动态工作特性 ,给出了电荷泵电压上升时间及瞬态电流与电路的关系。基于这些分析 ,可以得到电荷泵的功耗来源和电压上升与充电电容的关系 ,同时还对电荷泵电路的电压产生的限制作出了分析。文末给出了整个分析结果与 SPICE模拟结果的对照 ,从结果可以看出整个分析大致反应了电荷泵的实际工作情况 ,正确地体现了电荷泵的工作原理。     

一种用于AMOLED驱动的多模式高效电荷泵

设计了一种用于AMOLED驱动芯片的多模式高效低纹波电荷泵。该电荷泵通过模式选择,使输出电压可配置,实现多模式功能。针对电压建立和模式切换过程中电荷损耗的问题,利用初始化电路和电压检测电路来保证电荷泵中电荷单向传输,同时利用衬底选择开关来解决电荷泵的体效应问题,提高了电压转换效率。采用双边对称的泵电路结构,减小了输出电压纹波。采用UMC 80 nm CMOS工艺进行仿真。结果表明,负载电流为4 mA时,输出电压为8.4~17 V,四种工作模式下电压转换效率均在90%以上,电压纹波均小于1 mV。     

一种适用于反熔丝FPGA的高效电荷泵电路

基于Dickson电荷泵结构,提出了一种适用于反熔丝现场可编程门阵列(FPGA)的新型高效电荷泵电路,实现了电荷泵的快速启动。通过采用时钟信号升压电路,减少了电荷泵级数,并减小了电路总体面积和功耗。仿真结果显示,在2.5 V的工作电压和整体电路全负载的条件下,整体电路的启动时间约为20μs,可稳定输出电压5.46 V,工作电流约为618μA。采用0.18μm CMOS工艺流片并对其进行编程和测试,结果显示FPGA电路编程成功,功能正确,与仿真结果一致,表明了此电荷泵结构的可行性和实用性。     

面向电荷泵的占空比可调四相时钟发生电路北大核心

针对传统四相时钟发生电路产生的时钟波形信号易发生交叠、驱动电荷泵易发生漏电等问题，提出了一种占空比可调四相时钟发生电路。电路在每两相可能出现交叠的时钟信号之间都增加了延时单元模块，通过控制延时时间对输出时钟信号的占空比进行调节，避免了时钟相位的交叠。对延时单元进行了改进，在外接偏置电压条件下，实现了延时可控。基于55 nm CMOS工艺的仿真结果表明，在10～50 MHz时钟输入频率范围内，该四相时钟发生电路可以稳定输出四相不交叠时钟信号，并能在1.2 V电压下驱动十级电荷泵高效泵入11.2 V。流片测试结果表明，该四相时钟发生电路能够产生不相交叠的四相时钟波形，时钟输出相位满足电荷泵驱动需求。     

Charge pump with perfect current matching characteristics inphase-locked loops

Conventional CMOS charge pump circuits have some current mismatching characteristics. The current mismatch of the charge pump in the PLLs generates a phase offset, which increases spurs in the PLL output signals. In particular, it reduces the locking range in wide range PLLs with a dual loop scheme. A new charge pump circuit with perfect current matching characteristics is proposed. By using an error amplifier and reference current sources, one can achieve a charge pump with good current matching characteristics. It shows nearly perfect current matching characteristics over the whole VCO input range, and the amount of the reference spur is <-75 dBc in the PLL output signal. The charge pump circuit is implemented in a 0.25 μm CMOS process     

Design of a high performance CMOS charge pump for phase-locked loop synthesizers

A new high performance charge pump circuit is designed and realized in 0.18μm CMOS process. A wide input ranged rail-to-rail operational amplifier and self-biasing cascode current mirror are used to enable the charge pump current to be well matched in a wide output voltage range.Furthermore,a method of adding a precharging current source is proposed to increase the initial charge current,which will speed up the settling time of CPPLLs.Test results show that the current mismatching can be less than 0.4%in the output voltage range of 0.4 to 1.7 V,with a charge pump current of 100μA and a precharging current of 70μA.The average power consumption of the charge pump in the locked condition is around 0.9 mW under a 1.8 V supply voltage.     

一种适用于MEMS麦克风的新型恒压电荷泵设计

实现了一种新型恒压输出电荷泵电路,通过选择合理的电荷泵结构能有效抑制反向电流及衬底电流,并通过一种负反馈稳压电路得到低纹波且不随电源电压变化的稳压输出,非常适用于MEMS麦克风。该电路采用MIXIC0.35μm标准CMOS工艺实现,测试结果表明该电路能自适应2.8～3.6V的电源电压变化,输出稳定的9V直流电压。     

Design to suppress return-back leakage current of charge pump circuit in low-voltage CMOS process

A new charge pump circuit has been proposed to suppress the return-back leakage current without suffering the gate-oxide reliability problem in low-voltage CMOS process. The four-phase clocks were used to control the charge-transfer devices turning on and turning off alternately to suppress the return-back leakage current. A test chip has been implemented in a 65-nm CMOS process to verify the proposed charge pump circuit with four pumping stages. The measured output voltage is around 8.8 V with 1.8-V supply voltage to drive a capacitive output load, which is better than the conventional charge pump circuit with the same pumping stages. By reducing the return-back leakage current and without suffering gate-oxide overstress problem, the new proposed charge pump circuit is suitable for applications in low-voltage CMOS IC products.     

一种改进型高性能电流舵电荷泵电路设计

提出一种改进型高性能单端电荷泵电路 ,该电路基于电流舵结构 ,使用运放将偏置电路与充放电电路分开。该电路具有低的输出抖动、宽的电源范围 ,使用级连电流镜像消除过冲注入电流。基于 CMOS0 .3 5工艺 ,用 SPECTRE对该电路进行仿真 ,改进后的电路可消除 1.2 m A的注入电流 ,稳定工作在 2 5 /12 .5 MHz下 ,其最低工作电压为 2 .2 V,静态功耗为 0 .44m A,达到设计目标。     

一种新型锁相环电荷泵的分析与设计

在分析传统电荷泵的一些不理想因素的基础上,提出一种新型的电路结构,以解决电荷泵的电流失配、电荷共享、电荷注入现象。本设计电路结构简单,电流匹配好,输出电压稳定。基于65nm CMOS工艺仿真结果表明:电荷泵充放电电流大小基本相等,环路稳定后输出电压Vc最大起伏为20μV。     

Short locking time and low jitter phase-locked loop based on slope charge pump control

A novel structure of a phase-locked loop(PLL) characterized by a short locking time and low jitter is presented,which is realized by generating a linear slope charge pump current dependent on monitoring the output of the phase frequency detector(PFD) to implement adaptive bandwidth control.This improved PLL is created by utilizing a fast start-up circuit and a slope current control on a conventional charge pump PLL.First,the fast start-up circuit is enabled to achieve fast pre-charging to the loop filter...     

一种应用于锁相环的增益提高型电荷泵设计

采用0.18μm 1.8V CMOS工艺设计一种增益提高型电荷泵电路,利用增益提高技术和折叠式共源共栅电路实现充放电电流的匹配.该电荷泵结构可以很大程度地减小沟道长度调制效应的影响,使充放电电流在宽输出电压范围内实现精确匹配,同时具有结构简单的优点.仿真结果表明,电源电压1.8V时,电荷泵电流为600μA,在0.3～1.6V输出范围内电流失配为0.6μA,功耗为3mW.     

一种宽频率范围电荷泵锁相环快速锁定方法

以一种适用于现场可编程门阵列(FPGA)芯片的宽频率范围电荷泵锁相环(CPPLL)为例,介绍了一种通过添加简单辅助电路来减小锁相环(PLL)上电锁定时间的方法.该方法在传统电荷泵锁相环的基础上添加了预充电电路,可以大大减少压控振荡器控制电压(VCIRL)拉升的时间.除此之外还添加了频率比较电路,将较宽的频率范围分成若干...     

低电源电压条件下的双阈值电压泵

由于存在逆向电流,利用电流传输开关特性的改进型的电压泵（NCP-1）的电压增益被大大减弱.本论文提供了一个新的方法.通过使用双阈值电压CMOS代替单阈值电压CMOS,不但消除了逆向电流,而且对低电压有很好的放大增益.PSPICE模拟结果,当电源电压为0.5V时,6级电压泵可使输出电压放大到2.68V.