用于蓝牙系统的0.18μm CMOS低噪声放大器设计

本文给出了一个利用中芯国际0.18μm CMOS工艺设计的用于蓝牙应用的单片低噪声放大器。放大器采用片内集成的螺旋电感实现单片集成的低噪声放大。在1．8V伏电源下,工作电流为2mA,在频率2．4GHz下功率增益大于10dB,输入反射小于-20dB。     

基于70 nm InP HEMT工艺的230～250 GHz低噪声放大器设计

基于70 nm InP HEMT工艺,设计了一款五级共源放大级联结构230～250 GHz低噪声太赫兹单片集成电路（TMIC）。该放大器采用扇形线和微带线构成栅极和源极直流偏置网络,用以隔离射频信号和直流偏置信号;基于噪声匹配技术设计了放大器的第一级和第二级,基于功率匹配技术设计了中间两级,最后一级重点完成输出匹配。在片测试结果表明,230～250 GHz频率范围内,低噪声放大器的小信号增益大于20 dB。采用Y因子法对封装后的低噪声放大器模块完成了噪声测试,频率为243～248 GHz时该MMIC放大器噪声系数优于7.5 dB,与HBT和CMOS工艺相比,基于HEMT工艺的低噪声放大器具有3 dB以上的噪声系数优势。     

一种应用于GPS接收机的全单片CMOS低噪声放大器

采用0.18μm1.8V mixed CMOS工艺设计并实现了一种应用于GPS接收机的CMOS低噪声放大器,采用片内螺旋电感实现输入匹配和单片集成。测试结果表明在1.575GHz时,工作电流8mA,增益20dB,噪声系数小于1.7dB,IIP3为-10dBm。     

1.8V 5.2GHz差分结构CMOS低噪声放大器

无线接收机小型化及低成本的发展趋势,要求人们解决高集成度及低功率的问题,从而推动了将射频部分与基带电路部分实现单片集成的研究,我们给出了利用0．18μm CMOS工艺设计的5．2GHz低噪声放大器。在1．8v电压下,工作电流为24mA增益为15．8dB噪声系数为1．4dB。     

0.1 GHz～18 GHz单电源宽带低噪声放大器

基于GaAs增强型pHEMT工艺,设计了一款单电源供电、工作频率覆盖0.1 GHz～18 GHz单片集成宽带低噪声放大器芯片。在同一芯片上集成分布式低噪声放大器和有源偏置电路,通过有源偏置电路为分布式放大器提供栅压实现放大器单电源供电。在片测试结果表明,放大器在+5 V工作电压下,工作电流60 mA,在0.1 GHz～18 GHz工作频段范围内实现小信号增益18 dB,输出P1 dB（1 dB压缩点输出功率）典型值12 dBm,噪声系数典型值2.5 dB。放大器的芯片尺寸为2.4 mm×1.0 mm×0.07 mm。     

0.18μm CMOS X波段接收机射频前端设计

本文给出了一个采用TSMC 0.18 m CMOS工艺应用于X波段SAR(合成孔径雷达)的单片接收机射频前端的设计。接收机前端由低噪声放大器和混频器组成,低噪声放大器工作在9 GHz~11GHz,混频器将10GHz的射频信号转换到2GHz中频,本振信号由片外提供。在X波段频率下,尽管CMOS 0.18μm工艺特征频率比较低,工作仍然实现了低噪声系数,提高了集成度。测试结果表明,本设计在300MHz的带宽上实现了20dB的转换增益,噪声系数达到2.7Db,输入1dB压缩点达到-19.2dBm,在1.8V的电源电压下前端消耗26.6mA电流,芯片面积为1.3×0.97mm2。     

一种5.7 GHz CMOS 全集成低噪声放大器的设计

提出并设计了一种可以完全单片集成的5.7 GHz低噪声放大器(LNA)。该电路结构利用MOSFET自身的栅寄生电阻,通过简单的LC网络变换实现输入匹配;并采用跨阻结构,实现输出匹配。该电路采用TSMC 0.35μm CMOS工艺,用ADS模拟软件进行分析与优化。结果表明,设计的低噪声放大器,其增益为11.34 dB,噪声系数为2.2 dB,功耗12 mW,输入反射系数-33dB,线性度-4 dBm。     

0．18μm CMOS工艺3．1～5．2GHz低噪声放大器

基于共源级联放大器的小信号模型,详细分析了宽带放大器的输入阻抗特性和噪声特性.利用MOS晶体管的寄生容性反馈机理,采用TSMC公司标准0.18 μm CMOS工艺设计实现了单片集成宽带低噪声放大器,芯片尺寸为0.6 mm×1.5 mm.测试结果表明,在3.1～5.2 GHz频段内,S11<-15dB,S21>12dB,S22<-12 dB,噪声系数NF<3.1dB.电源电压为1.8V,功耗为14mW.     

S波段平衡式限幅MMIC低噪声放大器设计

结合混合微波集成电路(HMIC)工艺和砷化镓单片微波集成电路(MMIC)工艺各自优势,设计制作了一款小型化大功率S波段平衡式限幅MMIC低噪声放大器.采用平衡式结构,提高了限幅功率容量和可靠性.由于金丝键合线的等效电感具有更高Q值,低噪声放大器单片的输入匹配采用外部金丝键合线匹配,有效降低了低噪声放大器单片的噪声系数.限幅器采用混合集成工艺制成,能够耐受较大功率.利用微波仿真软件,设计制作了兰格(Lange)电桥、限幅电路和低噪声放大器输入匹配等电路.最终产品尺寸仅为22 mm×16 mm×6 mm,在2.7～3.5 GHz内增益27 ～ 28 dB,噪声系数小于1.3 dB,驻波比小于1.3,该平衡限幅MMIC低噪声放大器可承受功率超过200 W、占空比为15％的脉冲功率冲击.     

蓝牙收发器中的CMOS低噪声放大器的设计与测试

介绍了一种基于0.35μm CMOS数字工艺、集成于单片蓝牙收发器中的射频低噪声放大器.在考虑ESD保护和封装的情况下,从噪声优化、阻抗匹配及增益的角度讨论了电路的设计方法.经测试,在2.05GHz的中心频率处,S11为-6.4dB,S21为11dB,3dB带宽约为300MHz,噪声系数为5.3dB.该结果表明,射频电路设计需要全面考虑寄生效应,需要合适的封装模型以及合理的工艺.     

基于InP HEMT的太赫兹分谐波混频器芯片设计

基于70 nm InP高电子迁移率晶体管(HEMT)工艺,研制了一款175～205 GHz分谐波混频器太赫兹单片集成电路(TMIC)。使用三线耦合Marchand巴伦实现本振信号的平衡-不平衡转换。在射频端口设计了紧凑型耦合线结构的带通滤波器,实现对射频信号低损耗带通传输的同时缩小了芯片尺寸。测试结果表明混频器在175～205 GHz频率范围内,单边带(SSB)变频损耗小于15 dB,典型值14 dB。混频器中频频带为DC～25 GHz,射频端口对本振二次谐波信号的隔离度大于20 dB。芯片尺寸为1.40 mm×0.97 mm,能够与相同工艺的功率放大器、低噪声放大器实现片上集成,从而满足太赫兹通信等不同领域的应用需求。     

利用Cadence设计COMS低噪声放大器

结合一个2.4 GHz CMOS低噪声放大器(LNA)电路,介绍如何利用Cadence软件系列中的IC 5.1.41完成CMOS低噪声放大器设计.首先给出CMOS低噪声放大器设计的电路参数计算方法,然后结合计算结果,利用Cadence软件进行电路的原理图仿真,并完成了电路版图设计以及后仿真.仿真结果表明,电路的输入/输出均得到较好的匹配.由于寄生参数,使得电路的噪声性能有约3 dB的降低.对利用Cadence软件完成CMOS射频集成电路设计,特别是低噪声放大器设计有较好的参考价值.     

应用与GPS前端的CMOS低噪声放大器的研究与设计

随着特征尺寸的不断减小，MOS器件已经能够在900MHz-2．5GHz这个频段工作。本文介绍了一个采用0．5μm CMOS工艺实现的用于GPS接收机的单片低噪声放大器，在信号频率为1．575GHz时，信号放大增益为19dB，噪声系数(NF)为6dB，功耗为12mW。     

一种高线性SiGe HBT宽带低噪声放大器

简要介绍了一种用于接收机前端的宽带低噪声放大器(LNA)。该微波单片集成电路(MMIC)蔡用0.35μm SiGe工艺实现,且不需要外部阻抗匹配元件,并利用两级级联拓扑结构实现频带内的低噪声和高线性度。电路版图设计后的仿真结果表明,该放大器工作带宽3.78 GHz,功率增益达到27.5 dB,噪声系数(NF)≤2.26 dB,在1.5 GHz信号频率下,输出功率1 dB压缩点(P1dB)为10 dBm。     

无线应用CMOS低噪声放大器的设计

基于射频CMOS集成电路技术, 设计出用于无线通信系统的CMOS低噪声放大器.对影响其增益、噪声系数的阻抗匹配进行了分析.采用TSMC的0.35 μm射频工艺库,在ADS仿真平台上对低噪声放大器电路进行了仿真.其中,低噪声放大器设计成差分结构,提供了13 dB增益、-10 dBm IIP3、-13 dBm P1dB、1.9 dB的噪声系数和55 mW的功耗.     

一种2.4GHz多模块集成CMOS射频前端芯片

为提升无线通信终端中射频模组的集成度、降低终端的实现成本,基于0.18μm CMOS工艺设计了一款2.4 GHz射频前端芯片,片上集成射频功率放大器(PA)、射频低噪声放大器(LNA)、射频开关、基准源电路及数字控制电路,PA和LNA的阻抗匹配网络均采用片上元件实现.测试结果显示,接收模式下,芯片的增益为11.2 dB,输入\\输出回波损耗分别为-5.8 dB及-21.1 dB,IIP3为3.9 dBm;发射模式下,芯片增益达26.8 dB,输入\\输出回波损耗分别为-21 dB及-14.2 dB,输出1 dB压缩点为23.5 dBm,峰值PAE达24%.本芯片对于2.4 GHz ISM频段通信系统具备一定的应用价值.     

直播卫星接收机用的GaAs单片微波集成电路

采用GaAs单片微波集成电路(MMIC)技术,研制出用于直播卫星(DBS)家庭接收机的12GHz低噪声放大器(LNA)、1GHz中频放大器(JFA)以及11GHz介质谐振振荡器(DRO)。每一个单片集成电路芯片都包含有源元件FET,以及单电源工作所需的自偏置源电阻和旁路电容。它还包含隔直电容和射频旁路电容。三级LNA在11.7～12.2GHz范围内具有3.4dB噪声系数和19.5dB增益。三级负反馈型的IFA在0.5～1.5GHz范围内,其噪声系数和增益分别为3.9dB和23dB。介质谐振振荡器(DRO)在10.67GHz频率上给出10mW的输出功率,在-40～+80℃的温度范围内频率稳定度为1.5MHz。由这些单片微波集成电路(MMIC)构成的直播卫星接收机,在11.7～12.2GHz内总噪声系数≤4dB。     

低功耗高增益CMOS LNA的设计

设计了一种完全可以单片集成的低功耗高增益CMOS低噪声放大器(LNA).所有电感都采用片上螺旋电感,并实现了片上50 Ω的输入阻抗匹配.文中设计的放大器采用TSMC0.18 μmCMOS工艺,用HSPICE模拟软件对其进行了仿真,并进行了流片测试.结果表明,所设计的低噪声放大器结构简单,极限尺寸为0.18 μm,当中心频率fo为2.4 GHz、电源电压VDD为1.8 V时其功率增益S21为16.5 dB,但功耗Pd只有2.9 mW,噪声系数NF为2.4 dB,反向隔离度S12为-58 dB.由此验证了所设计的CMOS RF放大器可以在满足低噪声、低功耗、高增益的前提下向100 nm级的研发方向发展.     

宽带低噪声放大器单片微波集成电路

从行波放大器设计理论出发,研制了一款基于低噪声GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计的2~20 GHz单片微波集成电路(MMIC)宽带低噪声放大器。该款放大器由九级电路构成。为了进一步提高放大器的增益,采用了一个共源场效应管和一个共栅场效应管级联的拓扑结构,每级放大器采用自偏压技术实现单电源供电。测试结果表明,本款低噪声放大器在外加+5 V工作电压下,能够在2~20 GHz频率内实现小信号增益大于16 dB,增益平坦度小于±0.5 dB,输出P-1 dB大于14 dBm,噪声系数典型值为2.5 dB,输入和输出回波损耗均小于-15 dB,工作电流仅为63 mA,低噪声放大器芯片面积为3.1 mm×1.3 mm。     

12GHz单片组合低噪声GaAs MESFET放大器

本文叙述了12GHz单片组合的低噪声GaAs MESFET放大器的设计和制造.每级单片放大器包含一个有源元件FET、一个隔直电容和两个射频旁路电容.在11.7～12.2GHz范围内,单级放大器增益6.0dB,噪声系数3～3.5dB,三级放大器增益16～18dB,噪声系数≤4.0dB.