共查询到19条相似文献,搜索用时 62 毫秒
1.
内建自测试技术源于激励-响应-比较的测试机理,信号可以通过边界扫描传输到芯片引脚,因而即使BIST本身发生故障也可以通过边界扫描进行检测;为了解决大规模SOC芯片设计中BIST测试时间长和消耗面积大的问题,提出了一种用FPGA实现BIST电路的方法,对测试向量发生器、被测内核和特征分析器进行了研究;通过对被测内核注入故障,然后将正常电路和注入故障后的电路分别进行仿真,比较正常响应和实际响应的特征值,如果相等则认为没有故障,否则发生了特定的故障;利用ModelSim SE 6.1f软件仿真结果表明了该方法的正确有效性和快速性。 相似文献
2.
基于多扫描链的内建自测试技术中的测试向量生成 总被引:1,自引:0,他引:1
针对基于多扫描链的内建自测试技术,提出了一种测试向量生存方法。该方法用一个线性反馈移位寄存器(LFSR)作为伪随机测试向量生成器,同时给所有扫描链输入测试向量,并通过构造具有最小相关度的多扫描链克服扫描链间的相关性对故障覆盖率的影响。此外该方法经过模拟确定难测故障集,并针对这外难测故障集利用ATPG生成最小确定性测试向量集。最后丙依据得到的最小测试向量集来设计位改变逻辑电路,利用们改变逻辑电路控制改变扫描链上特定的值来实现对难测故障的检测,从而实现被测电路和故障完全检测。 相似文献
3.
随着集成电路技术的迅速发展,芯片的集成度越来越高,怎样对电路进行有效测试就显得越来越重要。其中内建自测试被认为是解决测试问题有效方法之一。文中提出了一种选择多个单元的重新播种BIST测试方法,实验结果表明该方法可以降低硬件开销。 相似文献
4.
马俊 《计算机技术与发展》2007,17(1):233-235
随着集成电路技术的迅速发展,芯片的集成度越来越高,怎样对电路进行有效测试就显得越来越重要。其中内建自测试被认为是解决测试问题有效方法之一。文中提出了一种选择多个单元的重新播种BIST测试方法,实验结果表明该方法可以降低硬件开销。 相似文献
5.
一种嵌入式存储器内建自测试电路设计 总被引:2,自引:1,他引:1
随着存储器在芯片中变得越来越重要和半导体工艺到了深亚微米(deep-sub-micron,DSM)时代,对存储器的故障测试变得非常重要,存储器内建自测试(memory built—in self—test,MBIST)是一种有效测试嵌入式存储器的方法;给出了一种基于LFSR的存储器内建自测试电路设计,采用LFSR设计的地址生成器的面积开销相当小,从而大大降低了整个测试电路的硬件开销;16×32b SRAM内建自测试电路设计实验验证了此方法的可行性,与传统的方法相比,它具有面积开销小、工作速度快和故障覆盖率高等优点。 相似文献
6.
受到硬件测试中BIST(内建自测试)技术和可测试性设计的启发,在国家自然科学基金项目“软件内建自测试”中提出了软件内建自测试的思想。给出了模板的程序流程中有效语句的定义、流程的存储格式以及独立路径的计算,此外还对程序变量跟踪链表进行了研究。 相似文献
7.
8.
9.
基于扫描的可测性设计技术需要大量空间存储测试矢量,并且难以实现全速测试,随着芯片规模越来越大,频率越来越高,其测试成本也将越来越高,逻辑内建自测试(Logic Built-In-Self-Test,LBIST)技术以其简单的硬件实现和较小的设计开销开始被业界广泛使用,但该技术也存在覆盖率较低的问题,主要原因在于:一是线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)产生的伪随机矢量的空间相关性;二是电路结构上对伪随机矢量的抵抗性;针对这两种原因给出了一些改善的方法,从而达到提高故障覆盖率的目的,为实际设计提供借鉴。 相似文献
10.
现代数字集成电路因规模庞大而导致测试困难,内建自测试是一种有效的可测性设计技术;由于内建自测试在电路内部设计测试生成与分析模块,需要消耗额外的硬件资源;通过对测试生成与特征分析模块的结构分析,提出基于硬件结构复用的可重构逻辑块观测器,并基于该模块设计了可重构的内建自测试结构;仿真结果表明,该测试结构通过硬件结构的时分复用,能有效地降低硬件资源消耗,测试逻辑正确有效,测试速度较快。 相似文献
11.
12.
互连测试是边界扫描技术的主要内容之一,在分析IEEE1149.1的基础上,给出一种基于嵌入式开源数据库SQLite的边界扫描测试系统中互连测试矢量生成的设计;利用SQLite数据库中存储的被测电路的扫描链路信息和器件等信息,得到扫描粗链并进一步形成扫描细链;利用可测网络信息结合测试算法产生测试矢量;最终将测试矢量在扫描细链上对扫描单元赋值即得到扫描链的互连测试矢量集;测试结果表明,该设计可快速生成测试矢量而缩短测试时间,具有较好的应用前景. 相似文献
13.
数模混合电路互连测试矢量自动生成的实现 总被引:2,自引:0,他引:2
测试矢量的自动生成研究一直都是板级边界扫描互连测试中的重点,针对数模混合被测电路的不同结构类型,特别是多扇出类型结点相连的复杂情况,建立了具有代表性的互连结构测试模型;在此模型的基础上提出可进行完备性测试矢量的自动生成算法并用软件加以实现;利用该算法,对实际DEMO板上的芯片进行了互连测试,测试结果表明该算法满足板级边界扫描互连测试的矢量自动生成要求。 相似文献
14.
减少多种子内建自测试方法硬件开销的有效途径 总被引:9,自引:0,他引:9
提出一个基于重复播种的新颖的BIST方案,该方案使用侦测随机向量难测故障的测试向量作为种子,并利用种子产生过程中剩余的随意位进行存储压缩;通过最小化种子的测试序列以减少测试施加时间.实验表明,该方案需要外加硬件少,测试施加时间较短,故障覆盖率高,近似等于所依赖的ATPG工具的故障覆盖率.在扼要回顾常见的确定性BIST方案的基础上,着重介绍了文中的压缩存储硬件的方法、合成方法和实验结果. 相似文献
15.
内建自测试(Built-in Self Test,BIST)是测试片上系统(System on- Chip,SoC)中嵌入式存储器的重要技术;但是,利用BIST技术采用多种算法对嵌入式存储器进行测试仍面临诸多挑战;对此,提出了一种基于SoC的可以带有多种测试算法的嵌入式DRAM存储器BIST设计,所设计的测试电路可以复用状态机的状态,利用循环移位寄存器(Cyclic Shift Register,CSR)产生操作命令,利用地址产生电路产生所需地址;通过对3种BIST电路支持的算法,全速测试,面积开销3个方面的比较,表明提出的嵌入式DRAM存储器BIST设计在测试时间,测试故障覆盖率和测试面积开销等各方面都取得了较好的性能. 相似文献
16.
用于k测试的BIST测试向量生成器 总被引:2,自引:0,他引:2
检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA),来构造产生测试向量对的BIST模块。实验证明,该方法用于瞬态电流测试是有效的。 相似文献
17.
约束输入精简的多扫描链BIST方案 总被引:3,自引:0,他引:3
运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容量更少,测试应用时间明显缩短,总体性能得到提升;并且能够很好地适应于传统的EDA设计流. 相似文献
18.
SVF(Serial Vector Format,串行矢量格式)是一种测试矢量的通用描述形式,通过解析SVF文件,生成符合JTAG时序的测试信号,包括TCK、TMS、TDI以及预期的TDO值,这些测试信号可直接与被测系统相连,控制扫描测试过程。为方便查找与参数信息共享,将信息分类存入嵌入式开源SQLite数据库中。最后利用CY7C68013通过并口方式验证SVF解析器产生的测试信号。验证结果表明,SVF解析器可正确解析SVF文件,产生符合JTAG时序的测试信号。 相似文献