共查询到18条相似文献,搜索用时 93 毫秒
1.
为了减少测试数据量,提出一种利用数据中大量无关位的特殊相关性进行编码压缩的方法,压缩步骤分两步,先选定参考数据,然后利用相关性将与参考数据兼容的数据块编码为"11",数据互补的数据块编码为"10",弥补了FDR码单一编码的不足.解压结构包括一个与参考数据等长的循环移位寄存器和一个有限状态机,结构简单,与Golomb码和FDR码中需要一个与测试向量等长的循环移位寄存器相比,消耗的硬件资源小.针时ISCAS-89标准电路测试向量集的压缩实验结果表明,该方法可以有效地压缩测试数据.且效果比Golomb码和FDR码更好,硬件开销更小. 相似文献
2.
3.
4.
5.
为解决现有的HBase数据压缩策略选择方法未考虑数据的冷热性,以及在选择过程中存在片面性和不可靠性的缺陷,提出了基于HBase数据分类的压缩策略选择方法。依据数据文件的访问频度将HBase数据划分为冷热数据,并限定具体的访问级别;在此基础上增加评估层,综合考虑基于相邻区和统计列的选择方法,提出基于数据访问级别的压缩策略选择方法。仿真实验及结果表明,提出的压缩策略选择方法不仅节省了存储空间,还大大提高了数据查询的性能。 相似文献
6.
7.
针对基于离散余弦变换(DCT)变换的图像压缩后失真图像易产生块效应,提出了一种有效的块效应评价方法.首先依据JPEG图像每8×8图像块的灰度值特性把其失真程度分为严重、较严重、有轻微方块化效应和无方块化4类,统计每类图像块占整幅图像的比例,然后确立每类图像块与图像质量平均主观得分(MOS)之间的关系,利用统计的Regr... 相似文献
8.
为减少测试数据存储量。提出了一种省略FDR码前缀的变一变长度压缩码.称之为共前缀连续长度码CPRL(Co—Prefixal Run Length)。压缩过程分两步,先对测试集差分运算.然后采用CPRL码编码差分向量。它的解压体系结构由一个解码器和循环扫描寄存器CSR(Cyclical Scan Register)组成。针对ISCAS-89基准电路硬故障集的实验结果表明,该方法是一种非常高效的压缩方法。 相似文献
9.
一种基于时空相关性的运动估计算法 总被引:2,自引:0,他引:2
研究了一种基于时空相关性的运动估计方法。提出在块匹配法中,对于运动相关性好的块根据相邻块或前一帧图像的运动预测出它的初始运动矢量,然后在小范围内搜索,做运动矢量的变化。对传统的块匹配运动估计,给出了提高运动矢量一致性的修正准则。实验结果表明,本文算法所得的运动矢量一致性远高于传统块匹配法,同时能保持和全局搜索法相媲美的预测质量,而运算时间则有较大幅度缩短。 相似文献
10.
11.
Recent test data compression techniques raise concerns regarding power dissipation and compression efficiency. This letter proposes a new test data compression scheme, twin symbol encoding, that supports block division skills that can reduce hardware overhead. Our experimental results show that the proposed technique achieves both a high compression ratio and low‐power dissipation. Therefore, the proposed scheme is an attractive solution for efficient test data compression. 相似文献
12.
提出了一种新的测试数据压缩/解压缩的算法,称为混合游程编码,它充分考虑了测试数据的压缩率、相应硬件解码电路的开销以及总的测试时间.该算法是基于变长-变长的编码方式,即把不同游程长度的字串映射成不同长度的代码字,可以得到一个很好的压缩率.同时为了进一步提高压缩率,还提出了一种不确定位填充方法和测试向量的排序算法,在编码压缩前对测试数据进行相应的预处理.另外,混合游程编码的研究过程中充分考虑到了硬件解码电路的设计,可以使硬件开销尽可能小,并减少总的测试时间.最后,ISCAS 89 benchmark电路的实验结果证明了所提算法的有效性. 相似文献
13.
提出了一种新的测试数据压缩/解压缩的算法,称为混合游程编码,它充分考虑了测试数据的压缩率、相应硬件解码电路的开销以及总的测试时间.该算法是基于变长-变长的编码方式,即把不同游程长度的字串映射成不同长度的代码字,可以得到一个很好的压缩率.同时为了进一步提高压缩率,还提出了一种不确定位填充方法和测试向量的排序算法,在编码压缩前对测试数据进行相应的预处理.另外,混合游程编码的研究过程中充分考虑到了硬件解码电路的设计,可以使硬件开销尽可能小,并减少总的测试时间.最后,ISCAS 89 benchmark电路的实验结果证明了所提算法的有效性. 相似文献
14.
15.
16.
Ming-Bo Lin 《The Journal of VLSI Signal Processing》2000,26(3):369-381
In this paper, a parallel dictionary based LZW algorithm called PDLZW algorithm and its hardware architecture for compression and decompression processors are proposed. In this architecture, instead of using a unique fixed-word-width dictionary a hierarchical variable-word-width dictionary set containing several dictionaries of small address space and increasing word widths is used for both compression and decompression algorithms. The results show that the new architecture not only can be easily implemented in VLSI technology because of its high regularity but also has faster compression and decompression rate since it no longer needs to search the dictionary recursively as the conventional implementations do. 相似文献
17.
18.
文章提出了一种基于数据预处理的交替与连续长度码的数据压缩方法.它利用了相邻测试向量之间不同位较少的特点,同时也利用了这样的特点,即交替与连续长度码编码突破了仅仅对连续的“0”编码的限制.本文首先对测试集进行预处理,然后用交替与连续长度码对处理后的差分向量集进行编码.本方法可以直接用扫描链作为CSR(Circulating Shift Register),从而节省了硬件开销,并且本文的方法解压结构简单.对ISCA-89电路的实验结果表明,本方法可以有效地压缩测试数据. 相似文献