高清晰度电视视频解码器的研制

介绍高清晰度电视视频解码器。本视频解码器可以对输入码率在６０Ｍｂ／ｓ以下的ＭＰＥＧ－２视频ＰＥＳ包进行实时解码。采用四片商用ＭＰＥＧ－２ＭＰ＠ＭＬ视频解码芯片作为主芯片，并行处理，从而缩短了开发周期，降低了开发费用并且获得较好的性能。详细讨论了该高清晰度电视视频解码器的硬件结构和实现方法。     

HDTV解码器组合分析与对比

也许被HDTV（High Definision TV，高清数字电视）养过眼的人，绝大部分都再也瞧不起DVD。这不仅让我感叹：“VCD诚可贵，DVO更值瞧，若为HDTV故，两者皆可抛”，毕竟，HDTV画质比它们高出500％以上，清澈明净的临场感令平常场景都焕发出夺目的光彩质感。为让大家能更好地了解HDTV，我们对HDTV的解码器组合进行了分析与对比推荐，希望能给你带来帮助。[编者按]     

基于ST20TP4的HDTV信源解码器的软硬件实现

介绍了以ST20TP4为主控制芯片,控制Sti4600和Sti7000进行音、视频解码的HDTV信源解码器。ST20TP4同时还负责对前端或LVDS板输入的TS流进行解复用。重点阐明基于32bit微控制器的HDTV信源解码器的硬件设计和软件编程。     

HDTV视频缓存器的设计

介绍了HDTV视频缓存器及表格存储器的设计原理,在我国研制的HDTV系统中运用该原理,利用FPGA实现了HDTV视频缓存器的管理,效果良好。     

HDTV视频编码器码流合成单元的设计与实现

提出了一种基于水平条状分割的高清晰度电视视频编码器码流合成单元的设计与实现方法。高清晰度电视视频编码器首先将输入团像水平划分为6个子图像，每个子图分别使用标准清晰度编码专用芯片编码。本文设计实现的码流合成单元可将这6路标准清晰度视频编码芯片输出的码流拼合成为一路符合MPEG—2MP＠HL规范的ES流，在提取各路于码流编码参数的基础上计算码流合成后的编码参数，并写入新码流的相应位置，最后插入PES包头数据，并完成PES打包。合流完成后的编码数据以均匀速率输出。实验结果显示，该单元工作稳定可靠，电路结构简单，重建图像可以保持较高质量。     

一问一答走进HDTV

当人们还在惊讶于DVD所带来的逼真影音效果时．HDTV《High Definision TV．数字高清晰度电视)又悄然来到了我们的身边。从去年开始．一些家电巨头就在各地大张旗鼓地宣传HDTV．支持HDTV的新代彩电纷纷高价登台，由其展示出来的影音效果也的确让当红小生DVD影像自叹不如。那么．到底什么是HDTV呢？HDTV能否也像DVD影像样在家用电脑上播放呢？由于HDTV的概念仍未普及．为了让读者能够由浅入深地理解HDTV所包含的技术．解决可能会遇到的问题．下面我们用一问一答的形式来逐步进行阐述。     

HDTV视频编码器系统子图分割并行处理单元的设计与实现

设计了遵循MPEG-2MP@HL压缩标准的HDTV视频编码器基于水平条状分割系统方案的协议结构、实现模型和控制流程，同时也提供了后端并行编码的各子编码器压缩子码流合成的实现机理。分割并行处理方案必须处理两个关键问题：子图序列编码及拼接的同步、子图压缩码率的分配。本文着重就前者的设计实现进行了详细分析,根据设计的分割方案定义了特定的图像数据接口协议，确保从基本物理层结构到应用层规范都符合HDTV视频编码器的性能。同时在尽可能满足图像质量一致性的基础上，基于几种码率分配策略提供了系统测试结果。     

MPEG-4视频解码器的设计与优化

MPEG-4标准是最有影响的多媒体数据编码国际标准之一,具有高压缩比、可扩展性、可交互性等诸多优点,逐渐成为现代视频编码领域的主流标准。为加快视频解码的速度,在分析MPEG-4视频编解码标准的基础上,利用GPU加速视频解码的并行架构方案,对解码算法中的DCT变换、运动估计和运动补偿算法分别进行了优化。实验测试显示,优化后的MPEG-4视频解码器解码速度平均提高了25%,具有一定的实用价值。     

玩高清，显卡也疯狂HDTV显卡选购综述（NVIDIA篇）

随着高清影视资源的日益丰富，在电脑上播放HDTV高清视频已成为一种新的应用趋势。要流畅播放720p／1080i／1080p格式的HDTV高清视频，你需要一台性能强劲的电脑，这不仅需要高频的处理器、大容量的内存和硬盘．在显卡的选择上也丝毫不能马虎。假如HDTV视频时发现CPU占用率特别高，画面停顿明显．那么可能就是显卡选择不当。玩转HDTV高清视频究竟应该选择什么样的显卡呢？困惑中的你定能从本文中获得答案。[编者按]     

基于TMS320C6000 DSP的视频解码器设计及其硬件实现方案

一种基于TMS320C6000DSP芯片的视频解码器的设计。该解码器能脱离计算机而独立运行,且能高效实时地实现视频解码功能。因系统需要软件和硬件协同工作,故硬件实现分两步进行,以确保软件的可靠性。     

基于ARM的MPEG-4视频解码器

详细阐述了针对ARM平台的MPEG-4视频解码算法的优化方法。实验数据表明,优化后的解码器性能得到了全面提升。还结合ARM7TDMI的Easy ARM2200开发平台,给出了嵌入式MPEG-4视频解码的实时实现。     

基于软硬件分区的AVS高清视频解码器结构

硬件的强大处理能力及软件的灵活性和可编程性,使得视频解码芯片的结构从硬件转向软硬件分区结构.作为新兴的标准,AVS视频标准对解码器的软硬件分区结构提出新的挑战.从AVS视频标准算法和实现复杂度入手,提出一种AVS高清视频解码器软硬件分区结构,实现满足基准档次6.0级别的AVS高清视频码流的实时解码,支持灵活的音视频同步、错误恢复、缓冲区管理和系统控制机制.已经在AVS101芯片上实现,硬件采用7阶宏块级同步流水,软件任务在RISC处理器上实现,可以在148.5MHz工作频率下对NTSC,PAL,720p(60f/s),直至1080i(60field/s)节目的实时解码显示.     

基于ARM7的MPEG-4视频解码器的优化

分析了ARM7处理器的结构特点,针对解码器的优化特点和芯片的硬件结构,采用了算法级、语言级、ARM级联合优化的方法,对标准MPEG-4解码过程进行了优化。通过本文所总结的ARM7TDMI上视频解码的优化方法,可以使MPEG4视频解码节约大量的数据处理时间,能较好地满足低分辨率、低帧率场合实时解码的要求。     

模拟视频转换接口器件及应用设计

视频解码器KSO127主要用于将各种格式和制式的模拟视频信号转换成数字视频信号。视频转换控制器AL251，用于实现数字化视频信号与普通PC显示器或平板显示器的控制与连接。中介绍这两款芯片的特点、功能、原理以及在模拟转换接口中的应用，并给出硬件连接电路示意图和设计心得。     

POCSAG解码器设计

单片机POCSAG解码器是寻呼技术用于无线远程遥控，信息无线传输的主要装置。本文叙述了解码器硬件设计的原理、技术要点及可能出现的问题的解决方法。     

嵌入式网络化多媒体视频监控系统的设计与实现

本文介绍了一种嵌入式网络化多媒体视频监控系统的实现方案，着重描述了其中MPEGl解码器的软件实现方法井对MMX、SSE技术在多媒体解码过程中的应用进行了详细分析。     

基于DTMF的解码器设计

本文介绍了DTMF解码芯片MT8870的功能和特点，给出了在解码器中占89C51单片机的接口电路，说明了解码器的工作原理抗干扰措施。     

基于FPGA的HDTV视频存储的设计与实现

介绍了视频存储所采用的基本方法，分析了FAT32文件系统的基本原理。针对HDTV视频码流数据量大、传输速率高的特点，在硬件上采用了AVR单片机和FPGA相结合的方法，实现了在没有操作系统的情况下对视频码流的硬盘存储，并给出了相关的软件实现。     

从VCD到HDTV——谈视频编码和硬件的发展

在计算机上播放的视频，虽说差别各异，VCD．流媒体和即将流行的HDTV无论是在清晰度，件大小，对硬件的要求差异都非常大，但是这些视频都有一个共同点，那就是对视频素材进行编码压缩，编码技术的发展史同时也是相关硬件的发展史，因为编码要推广，如果当时的硬件无法流畅解码就只能是空谈，有不少编码可能在理论上很早就成熟了，但是受限制于硬件的机能，只能作罢。     

一种基于SoC平台设计的AVS解码器软硬件分区结构

视频解码芯片的结构因硬件强大的处理能力和软件灵活的可编程功能从硬件转向软硬件分区结构。该文针对AVS标准的算法和解码实现复杂程度,根据软硬件协同设计思想提出了一种结构划分合理的AVS高清视频解码器软硬件分区结构。根据AVS算法的特点该结构将宏块层以上部分的元素解析划归到软件解码中,将宏块层解码划为硬件处理。经验证,该结构设计可实现AVS高清码流解码,并在C语言编写的硬件平台仿真程序中得以实现。