基于新型FPGA的FFT设计与实现

在基于FPGA的FFT设计中,为了提高速度,本文提出了用移位寄存器存储旋转因子的方法,并且在Altera公司的Stratix系列的FPGA上做了验证。实验结果表明,该方法和普遍采用ROM做旋转因子存储器的方法相比,大幅提高了FFF的处理速度,能够更好地满足了FFT实时处理的要求。     

基于FPGA的FFT算法实现

研究了基于FPGA的FFT算法,采用Verilog硬件编程语言,使用双端口RAM存储数据,并在Actel公司的ASF600型号的FPGA中实现.     

基于FPGA的高速FFT算法实现

在EW型接收机的高速数字处理中,运算速度是影响系统性能的重要环节之一。结合系统的研制,利用FPGA资源丰富、易于实现并行流水的特点,设计实现了满足系统要求的专用FFT处理单元;对定点运算的精度做了比较详细的分析,并给出了一个切实可行的FPGA实现方案。     

基于FPGA的FFT处理器研究与设计

给出了一种基于GORDIC算法的FFT处理器的设计方案,可实现高速定点实时的FFT运算.该设计以基2时序抽取FFT算法为基础,采用流水线技术来提高整个系统的吞吐率,具有硬件结构简单,配置灵活,器件耦合性低,精度高,系统稳定的特点.该设计已在Ahera芯片EP2C35F672C6上进行了时序仿真,能够满足50MHz的系统时钟.     

基于FPGA的高速并行FFT算法研究

本文结合二维FFT和基4的无冲突的地址映射方法,实现了高速并行FFT算法研究,仿真实验结果表明,系统可以有效地降低大点数FFT对数据读写的速度要求,同时提高了运算效率,具有广泛的应用价值。     

可扩展的旋转因子表及FFT算法

该文提出了一个用于快速Fourier变换计算的反写码序的旋转因了表，这种旋转因子表具有可扩展性：本质上，这种旋转因子表的分量与变换的点数无关，当点数改变时，这种旋转因子表无须重新计算或者容易扩展；根据这种旋转因子表，该文设计了一个结构规整的基本基4计算2^n点FFT的算法及软件程序，该程序与FFTW软件包进行了对比实验，文中还以蛋白质序列相似性计算为例，对作者的算法与FFTW软件包中的相庆算法进行了对比实验，结果表明，采用该文的算法可节省计算时间约31．7％。     

基于FPGA的VGA显示控制器的实现

VGA作为一种标准的显示接口得到广泛的应用。本论文依据VGA接口设计原理,采用VHDL语言以及Altera公司的Cyclone系列FPGA进行VGA显示控制器的设计,最后给出了Quartus Ⅱ的仿真结果。     

2并行快速FIR滤波器的FPGA实现

基于对传统的2并行FIR滤波器算法的分析，对2并行FIR滤波器结构的比较，利用以加法数量的增加来减少乘法数量来实现低复杂度的2并行FIR滤波器，用ALTERA公司的QuartusⅡ软件进行仿兵。     

基于FPGA的多功能数字钟设计

本文介绍了利用EDA技术自顸向下的设计方法,提出了一个多功能数字钟的设计方案,采用Veilog HDL语言设计了数字钟系统的各个模块,在QuarnlsⅡ开发平台下进行了编译、仿真、下载,实现了基本计时显示和设置、调整时间、闹钟和秒表功能。     

基于改进的CORDIC算法的FFT复乘及其FPGA实现

根据定点FFT中旋转因子所对应的CORDIC旋转方向可预先求解的特点,改进了CORDIC算法中旋转方向的计算方法,在节约乘法器资源的同时兼顾了速度与精度的要求,并基于改进的CORDIC算法,利用FPGA实现了这种FFT复乘模块。仿真结果表明该设计可行,具有一定的实际意义和应用前景。     

基于超大规模FPGA的FFT设计与实现

在宽带数字接收机中,需要对数字检波输出的信号流进行实时FFT运算。提出了一种用于宽带数字接收机的基于Xilinx的Virtex-IV芯片的高速FFT的设计与实现方法,采用了多级串行流水线结构及优化的数据存取方式,设计出用单片FPGA实现了2048点实数的FFT方案。其完成2048点FFT的时间约为4.57μs,能很好地满足系统处理的实时性要求,在工程实践中有很大的应用前景。     

基于FFT旋转不变性的ESPRIT跳频信号频率估计算法

为了解决信号的信噪比(SNR,signal to niose ratio)较低时,ESPRIT(estimated signal parameters via rotational invariance technique)算法的估计性能明显下降这一问题,提出一种基于FFT(fast Fourier transform)旋转不变性的ESPRIT跳频信号频率估计算法。该算法通过对采集到的信号样本进行FFT变换,对变换结果中幅度最大的谐波系数进行筛选构造新的信号序列,再利用FFT的旋转不变性重新合成两个具有旋转不变性的矩阵,最后再利用ESPRIT算法对信号频率进行估计。理论分析和仿真结果证明了该算法的可行性和有效性。     

基于FPGA的DDS设计及实现

DDS具有稳定度高、转换时间短,且分辨率较高等优点,本文提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,结合DDS的结构和原理,给出系统设计方法,并推导得到参考频率与输出频率间的关系。     

空间模板卷积滤波算法的FPGA实现新方法

以Prewitt算子为例,给出了基于Quartus II提供的参数可设置宏功能模块(Megafunctions)在FPGA(Field Programmable Gate Array)上实现空间模板卷积滤波图像处理算法的新方法.该方法不仅大大简化了硬件设计,而且具有很好的灵活性和通用性.实验证明,该方法能够获得令人满意的图像空间滤波效果.     

基于FPGA的高速基4FFT设计与实现

针对实时高速信号处理要求,设计并实现了一种基于FPGA的高速流水线结构的基4FFT处理器。根据各种不同基算法的运算量、硬件面积和控制复杂度,选定按时间抽取的基4算法,同时采用单路延时反馈(Single-path Delay Feedback,SDF)流水线结构,提高了处理速度。通过Verilog HDL语言进行模块化描述和验证,结果表明,该FFT处理器具有较高性能。     

基于FPGA的室内智能吸尘平台设计与实现

采用FPGA、多种传感器和其他硬件协同工作的方法;在硬件的选型、仿真和组装,软件的设计、编程与调试等方面做了大量的实验。通过实验找到了软硬件中存在的问题并进行了改善。得到了一个具有遥控和自主吸尘功能、结构简单、成本低、能够智能躲避障碍物的基于FPGA的室内智能吸尘平台。     

基于FPGA的FFT算法研究

本文针对目前数字信号处理中广泛采用的快速傅里叶变换FFT(Fast Fourier Transform)算法采用软件编程来实现的应用现状,在对FFT算法进行分析的基础上,研究基于FPGA(Field Programmable Gate Array)芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Altera公司的Cyclone Ⅱ系列FPGA芯片中的FFT megacore IP核来定制FFT功能,最后分别使用Quartus Ⅱ和matlab软件开发工具验证实现.     

基于FPGA的二维离散小波分解的实现

小波变换是图像处理领域的一种重要的处理方法，但是，小波变换过程中巨大的运算量却使得它在实时图像处理领域中的应用受到了限制。本文提出了一种基于FPGA实现的高速小波分解的方法，详细分析了各个模块的设计和时序。经过QuartusⅡ软件的仿真和综合，并在Altera公司的UP3开发板上进行了验证和性能分析。     

基于FPGA的高速浮点FFT的实现研究

研究了利用FPGA实现浮点FFT的技术,提出了一种循环控制、RAM访问和蝶形运算三大模块以流水线方式协同工作的方案,结合数据缓冲和并行处理技术,讨论了蝶形运算单元的工作机制。浮点乘法器采用并行Booth编码和3级Wallace压缩树的结构,浮点加法器中采用独立的定点加法器和减法器,使运算得以高速进行。RAM读/写时序和运算参数都可利用寄存器设置。本设计已在Cyclone-Ⅱ系列芯片EP2C8Q208中实现,200MHz主频下,采用外部RAM,完成1024点复数FFT只需750μs。     

基于FPGA的1024点高性能FFT处理器的设计

为了提高FFT(Fast Fourier Transformation)处理数据的实时性,本文研究了16位1024点FFT并提出了几种有效的优化方案。在Xilinx公司Virtex-E系列FPGA上实现了工作频率50MHz以上、流水线型、基22单路径反馈结构(R22SDF)FFT处理器。仿真和性能评估结果表明本FFT处理器的有较高的性能。