共查询到20条相似文献,搜索用时 0 毫秒
1.
介绍了一种基于定向故障注入的SRAM型FPGA单粒子翻转效应评估方法。借助XDL工具,该方法解析了Virtex-4 SX55型FPGA的帧地址与物理资源之间的对应关系;将电路网表中的资源按模块分组,利用部分重构技术分别对电路整体及各分组相关的配置帧进行随机故障注入,以评估电路整体及其子模块的抗单粒子翻转能力;按模块分组对电路分别进行部分三模冗余(TMR)加固和故障注入实验,以比较不同加固方案的效果。实验结果表明:电路的抗单粒子翻转能力与其功能和占用的资源有关;在FPGA资源不足以支持完全TMR的情况下,该方法可以帮助设计者找到关键模块并进行有效的电路加固。 相似文献
2.
SRAM型FPGA在空间辐照环境下,容易受到单粒子效应的影响,导致FPGA存储单元发生位翻转,翻转达到一定程度会导致功能错误。为了评估FPGA对单粒子效应的敏感程度和提高FPGA抗单粒子的可靠性,对实现故障注入的关键技术进行了研究,对现有技术进行分析,设计了单粒子翻转效应敏感位测试系统,利用SRAM型FPGA部分重配置特性,采用修改FPGA配置区数据位来模拟故障的方法,加速了系统的失效过程,实现对单粒子翻转敏感位的检测和统计,并通过实验进行验证,结果表明:设计合理可行,实现方式灵活,成本低,为SRAM型FPGA抗单粒子容错设计提供了有利支持。 相似文献
3.
4.
5.
6.
SRAM型FPGA在辐射环境中易受到单粒子翻转的影响,造成电路功能失效.本文基于图论和元胞自动机模型,提出了一种针对SRAM型FPGA单粒子效应的电路故障传播模型.本文将单粒子翻转分为单位翻转和多位翻转来研究,因为多位翻转模型还涉及到了冲突处理的问题.本文主要改进了耦合度的计算方式,通过计算FPGA布局布线中的相关配置位,从而使得仿真的电路故障传播模型更接近于实际电路码点翻转的结果,与以往只计算LUT相关配置位的方法比较,平均优化程度为19.89%.最后阐述了本模型在故障防御方面的一些应用,如找出最易导致故障扩散的元胞. 相似文献
7.
8.
针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还具备精确判定失效事件发生时刻、被测ASIC时序、内部状态及大致的内部路径位置的能力。对该系统进行单粒子翻转(SEU)辐射试验,试验结果表明,在81.4 MeV·cm2·mg-1的线性能量转移阈值下,该系统能自动判别没有发生SEU事件。目前,该系统已成功应用于自研高可靠性ASIC芯片抗辐射性能的评估。 相似文献
9.
10.
11.
12.
UltraScale+ 架构 FPGA 采用 16 nm Fin FET 工艺,功耗低且性能高,但存在粒子翻转阈值下降及多位翻转增多等风险。基于线性能量传输 (LET) 等效机理,选取7Li3+、19F9、35Cl11,14+、48Ti10,15+、74Ge11,20+、127I15,25+、181Ta、209Bi 8 种重离子进行直接电离单粒子试验,建立单粒子闩锁 (SEL)、翻转阈值、翻转截面及多位翻转的测定方法。结合 LET 通量及 Fin FET 结构下的注射倾角,搭建甄别单位翻转及多位翻转的识别算法,能够实时处理并实现粒子翻转状态及多位翻转数据的可视化监控。所涉及的单粒子效应 (SEE) 分析方法能够较为全面地评估该电路的抗辐照特性。 相似文献
13.
随着新型电子器件越来越多地被机载航电设备所采用,单粒子翻转(Single Event Upset, SEU)故障已经成为影响航空飞行安全的重大隐患。首先,针对由于单粒子翻转故障的随机性,该文对不同时刻发生的单粒子翻转故障引入了多时钟控制,构建了SEU故障注入测试系统。然后模拟真实情况下单粒子效应引发的多时间点故障,研究了单粒子效应对基于FPGA构成的时序电路的影响,并在线统计了被测模块的失效数据和失效率。实验结果表明,对于基于FPGA构建容错电路,采用多时钟沿三模冗余(Triple Modular Redundancy, TMR) 加固技术可比传统TMR技术提高约1.86倍的抗SEU性能;该多时钟SEU故障注入测试系统可以快速、准确、低成本地实现单粒子翻转故障测试,从而验证了SEU加固技术的有效性。 相似文献
14.
15.
为了研究硅通孔(TSV)转接板及重离子种类和能量对3D静态随机存储器(SRAM)单粒子多位翻转(MBU)效应的影响,建立了基于TSV转接板的2层堆叠3D封装SRAM模型,并选取6组相同线性能量传递(LET)值、不同能量的离子(11B与^4He、28Si与19F、58Ni与27Si、86Kr与40Ca、107Ag与74Ge、181Ta与132Xe)进行蒙特卡洛仿真。结果表明,对于2层堆叠的TSV 3D封装SRAM,低能离子入射时,在Si路径下,下堆叠层SRAM多位翻转率比上堆叠层高,在TSV(Cu)路径下,下堆叠层SRAM多位翻转率比Si路径下更大;具有相同LET值的高能离子产生的影响较小。相比2D SRAM,在空间辐射环境中使用基于TSV转接板技术的3D封装SRAM时,需要进行更严格的评估。 相似文献
16.
在当今复杂电磁环境和强干扰的条件下,航空和航天装备的信号处理器件的逻辑可能产生意外翻转而产生功能失效,甚至导致系统工作状态异常,因此器件的可靠性至关重要.反熔丝型FPGA(现场可编程门阵列)因其低功耗、高可靠性、高保密性等特点,广泛应用于航空航天的电子系统中.文章在介绍反熔丝型FPGA的基本结构的基础上,对反熔丝型FPGA单粒子效应(SEE)进行了详细分析,提出了相应的SEE加固设计措施及实现方法.通过重离子地面加速试验对加固设计方法进行验证,试验结果及分析表明,加固设计方法可以有效提高商用现货(COTS)反熔丝型FPGA的可靠性,可以为同类型的电子系统设计提供有价值的参考. 相似文献
17.
嵌入式存储器空间单粒子效应失效率评估方法研究 总被引:1,自引:0,他引:1
嵌入式存储器易受到空间单粒子效应(Single-Event Effects, SEE)的影响。该文提出了一种单粒子效应失效率评估的方法,包含了单粒子翻转和单粒子瞬态扰动等效应对嵌入式存储器不同电路单元的具体影响,可对不同存储形式、不同容错方法的嵌入式存储器单粒子效应失效率进行定量评估。该文提出的评估方法在中国科学院电子学研究所自主研制的嵌入式可编程存储器试验芯片上得到了验证,地面单粒子模拟实验表明该文方法预测的失效率评估结果与实验测试结果的平均偏差约为10.5%。 相似文献
18.
航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽略内核翻转统计等问题,设计了一种测试系统,通过片外加载与运行程序从而减少因辐照导致片内程序异常的现象;通过片外主控电路统计被测电路翻转数使统计翻转结果准确;通过主控电路控制被测电路时钟供给排除因频率增加导致电流过大而误判发生SEL的情况;通过内核指令集统计内核翻转数。实验结果表明,该测试系统可以实时全面地监测数字信号处理器(DSP)的SEE,并有效防止辐照实验器件(DUT)因SEL而失效。 相似文献
19.
分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMRDICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMRDICE型D触发器抗单粒子翻转的性能,与其他传统类型电路结构的D触发器进行了抗单粒子翻转性能比较,并通过电路仿真和辐照实验进行了验证。仿真结果表明,TMRDICE型D触发器的抗单粒子翻转性能明显优于传统的普通D触发器、TMR型D触发器和DICE型D触发器。辐照实验结果表明,TMRDICE型D触发器具有最小的翻转截面。 相似文献
20.
为了满足航天商业现货(COTS)器件辐射效应评估的高效率、低成本、批量测试需求,通过分析典型COTS器件不同辐射效应测试的异同,设计了COTS器件通用辐射效应测试系统。测试系统由面向仪器系统的外围组件互连(PCI)扩展(PXI)系统和基于现场可编程门阵列(FPGA)的监测主板组成,适用于FPGA、模数转换器(ADC)、静态随机存储器(SRAM)、运算放大器、电源芯片等典型COTS器件单粒子和总剂量效应地面模拟试验,能够在线实时测量被测器件的功耗电流、逻辑功能、输出信号等参数,可对被测器件的输入电压、输入电流、输出电压等需要高精度测量的功能性能参数进行离线测量。通过典型器件的单粒子与总剂量效应试验,对测试系统的在线与离线测试功能进行了验证,结果表明该测试系统能够满足测试需求。 相似文献