基于CPLD技术的看门狗电路的设计

介绍了一种基于CPLD器件设计看门狗电路的方法。     

嵌入式微处理器接口总线控制器的CPLD设计

介绍了用复杂可编制逻辑器件（CPLD）来实现嵌入式微处理器（MCU）和DSP处理器之间端口数据总线逻辑控制电路的设计,给出了接口数据总线逻辑的设计电路和部分仿真结果,证明本文采用的系统结构具有设计灵活、设计开发周期短的优点。     

CPLD实现雷达自动增益控制的优化

复杂的可编程逻辑器件可以完成较大规模的组合逻辑电路设计，提高系统的集成化。本文介绍了复杂可编程逻辑器件和电路设计的一般流程，以及数字自动增益控制电路的组成和采用CPLD设计的实现。     

PCI总线至UTOPIA接口控制的CPLD设计实现

本文采用A1tera的CPLD实现了PCI总线至UTOPIA接口的逻辑转换控制，为低成本实现ATM终端奠定了基础。     

基于CPLD技术实现的I/O总线控制器

本文通过运用CPLD与MCU配合，模拟出外部总线信号以控制整个嵌入式系统，介绍了在嵌入式系统中使用CPLD模拟的方法。     

RS编码器的CPLD实现

在分析了RS码编码原理的基础上，提出一种用CPLD实现RS编码器的简单可行的硬件实现方法。介绍了实现过程，给出了实现结果。结果表明运行查找表的方法具有成本低、速度快等优点。     

由CPLD控制实现的音乐节拍器

1引言随着电路设计水平和制造工艺的提高,用硬件电路控制声音的合成来代替某些大体积机械式乐器发声,在实际中得到了广泛实用。如在音乐教学中用到的音乐节拍器,传统上是用机械式结构产生声音的,系统价格昂贵、体积庞大。目前,也有用软件方法合成节拍,系统也较灵活,但程序运行会占用很多系统资源。为此,笔者设计了完全由硬件电路实现的一种便携式节拍器。系统由大规模可编程逻辑器件控制音频、音强的合成,用YM2149实现声音的合成和输出。整个系统可由用户灵活定制节拍产生的模式。电路框图如图1所示。2硬件电路整个硬件电路的核心部件CPL…     

CPLD实现通用EPP接口电路的设计

介绍计算机并行口的几种工作模式和工作时序,给出了基于EPP模式的数据传输接口电路及设置读写测试程序。接口电路采用单片大规模可编程逻辑器件加以实现,可用于该模式下的高速数据传输,并可根据具体的应用系统灵活改变配置,具有较强的通用性。     

基于计算机总线的CPLD加密电路

本文采用计算机ISA、PCI总线和打印机接口设计加密电路，利用CPLD设计电路，具有加密性能好的特点，通过串行EEPROM AT93C46设计一个并行加密电路，密码存储在电路器件中，ISA总线直接对CPLD进行读取密码，PCI总线可以通过W89C940af对CPLD操作，读取设置密码。     

基于CPU和FPGA/CPLD结构设计电子系统

介绍应用CPU和现场可编程逻辑阵列(FPGA)/复杂可编程逻辑器件(CPLD)结合设计电子系统的优势.基于AT89C51单片机系统实现FLEK10K的在线可重配置(ICR),PC机和AT89C51串行通信实现在线升级,PC机下载配置实现在线调试.采用直接数字频率合成(DDS)技术,实现波形发生器.应用电子设计自动化(EDA)技术,以FPGA/CPLD器件为核心,采用FPGA设计的DDS不仅可方便地实现各种比较复杂的调频、调相和调幅功能,而且具有良好的实用性.文中给出了系统的工作原理和设计方法.     

基于CPLD的DSP系统人机接口模块设计

介绍了一种基于CPLD的TMS320LF2407A型DSP在人机接口模块中的应用,以CPLD为桥梁,实现了快速DSP和慢速器件的接口模块设计,并给出了DSP与人机接口模块通过CPLD接口的硬件原理图.     

基于CPLD的DSP微处理器与CAN控制器接口的一种设计方法

提出了一种非多路复用总线与多路复用总线转换接口电路。以TMS320F206与SJA1000总线为例,分析了各自时序的特点,论述了两种总线转换的关键是读、写周期的使能信号和起始基准的确定,并采用复杂可编程器件CPLD实现。大量的试验验证了此接口的工作状态非常稳定。     

基于CPLD的VXI总线接口的研制

文章以VXI总线开关矩阵模块为例，介绍了其于可编程逻辑器件的VXIbus寄存器基接口的开发过程。给出了选用ALTERA公司的可编程逻辑器件FLEX 10K10在MAXPLUSII环境下，结合VXIbus时序对接口逻辑电路进行波形仿真和时序分析的方法。     

基于CPLD的可重构技术在嵌入式检测设备中的应用

针对目前国内二次电池检测设备的落后现状,提出了一种基于ARM9嵌入式微处理器和复杂可编程逻辑器件（CPLD）可重构技术的嵌入式智能检测控制系统的硬件设计方法,利用CPLD的内部可编程的特性,解决了嵌入式系统因为控制逻辑变化而在硬件电路上必须作相应变化的问题。实验结果表明,该方法一方面可以提升硬件电路系统的通用性和柔性,另一方面可以提高开发效率、缩短产品开发周期。     

PCI总线从设备接口的CPLD实现

提出了一种PCI总线从设备的CPLD实现方法。该方法遵从PCI规范2.2版,实现了资源自动配置并且支持数据突发传输。试验证明该方法的有效性,其突发传输速率可达20 MB.s-1。     

CPLD与LCD的接口设计

采用VHDL语言设计了CPLD和LCD接口。设计中CPLD选用了Altera公司生产的EPM9560器件,采用320×240点阵图形式液晶屏进行显示,通过软件仿真验证了该程序设计的可靠性。验证了利用VHDL语言设计的电路能够灵活地修改参数,而且大幅提高了电路设计的通用性和可移植性。     

基于CPLD的测试系统接口设计

介绍了一种用CPLD(复杂可编程逻辑器件)作为核心控制电路的测试系统接口,通过对CPLD和TTL电路的比较及CPLD在系统中实现的强大功能,论述了CPLD在测试系统接口中应用的可行性和优越性,简单介绍了VHDL在CPLD设计中的应用。实验证明用CPLD实现的电路具有集成度高、灵活性强、可靠性高、易于升级和扩展等特点。给出了主要电路图和时序仿真图。     

基于CPLD的8位总线接口设计

基于CPLD技术设计了双通道总线接口并给出谊接口的通道模型和控制方法。本接口采用存储嚣访问模式，克服了某些CPU外围通信接口少的缺点，易于实现双CPU间的总线对接，且无需考虑复杂的总线仲裁机制。谊接口适用于双主机间的数据传榆，具有使用方便、速率匹配、实时响应等优点。同时采用VHDL硬件描述语言，使设计易于模块化，也为基于CPLD的总线转换及其他接口电路的设计提供了新的思路。     

虚拟无线电I／O接口实现的一种方案

文章在虚拟无线电概念的基础上 ,结合开发的GuPPI(generalpurposePCII/O)卡以及相应的低端数据处理应用程序 ,给出了一种虚拟无线电I/O的接口方案 ,详细地阐述了其实现的思路。该方案以通用计算机为硬件平台 ,以Windows 9x为软件平台 ;GuPPI卡采用了AMCC公司的S5 933PCI主从控制器 ,低端数据处理应用程序利用了Vireo公司的VtoolsD和VisualC + +来实现。