共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
本文介绍用模2除法计算生成多项成为CRC-32的CRC校验码的微机编程方法,并且给出了一个完整程序示例。 相似文献
3.
4.
本文以CRC的形成原理为基础,简述了CRC的检错原理方法以及一般的CRC的冗余码生成方式。讨论了USB设备数据传输过程中的错误检测与恢复机制。具体研究了CRC循环冗余码在USB中的生成与应用方式,最后并给出了C语言编写的原理性示例代码,以软件模拟的方式描述了USB中的CRC码的形成过程。 相似文献
5.
6.
逆序CRC编解码算法及在DS18B20中的应用 总被引:1,自引:0,他引:1
循环冗余校验CRC码是检错与纠错能力极强的线性分组码,在通信与测控领域应用广泛.本文提出了逆序CRC信息单元编码算法,即以包含若干位的信息块为单元计算CRC的方法,进行了详细的数学推导,给出了编码算法流程图.分析了CRC的解码算法并给出了解码算法流程图.在讨论了DS18820的CRC程序流程图的基础上,给出了在keil μ Vision8.08a环境下调试通过的KeilC51程序. 相似文献
7.
本文从理论上系统的研究了循环冗余校验(CRC)码的原理和性质,解决了在实际应用中经常碰到的如何设置寄存器的初始值及如何选取生成多项式的问题;同时,通过分析不同长度下算法的性能差异提出了CRC算法对校验数据的长度没有限制的观点。最后,提出了CRC逆运算的概念。 相似文献
8.
CRC算法在计算机网络通信中的应用 总被引:8,自引:1,他引:8
在计算机网络通信中,为了降低数据通信线路传输的误码率,可以采用一种差错检测控制——循环冗余码校验(CRC)。介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法程序设计。由于CRC算法采用软件校验的方法,不需要设计另外的硬件电路,校验速度非常快,提高了计算机网络通信的速度和报文传输的准确性。 相似文献
9.
循环冗余码校验CRC是常用的重要校验方法之一。AVR高速嵌入式单片机功能强大,在无线数据传输应用方面具有很大优势。本基于Atmegal28高速嵌入式单片机,实现32位CRC校验码的直接生成法和查表生成法;根据实验结果,分析两种方法的特点。 相似文献
10.
11.
该文详细介绍了循环冗余校验 CRC(Cyclic Redundancy Check)的差错控制原理、算法实现及其在文件保护中的应用。 相似文献
12.
在计算机网络通信中,为了降低数据通信线路传输的误码率,可以采用一种差错检测控制--循环冗余码校验(CRC).介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法程序设计.由于CRC算法采用软件校验的方法,不需要设计另外的硬件电路,校验速度非常快,提高了计算机网络通信的速度和报文传输的准确性. 相似文献
13.
14.
15.
CRC是IEEE1394协议中重要的错误检测和恢复机制。介绍循环冗余校验的基本原理,根据IEEE1394协议中CRC码的产生原理.分析CRC校验的具体计算过程,讨论IEEE1394协议中CRC的FPGA实现.借助EDA工具和Verilog HDL语言实现了对这.种算法的仿真和验证。 相似文献
16.
循环冗余校验(CRC)是一种编码简单且有效的串行数据校验方法,在通信及计算机数据存储中得到了广泛应用.在串行CRC编码实现中,移位寄存器主要完成将并行输入数据转换成串行输出数据的功能,是整个设计的重要组成部分.以发送8位信息码为例,在Altera公司的开发工具QuarusⅡ软件下,分别选用数字集成电路芯片74LS166和VHDL编程两种方法,成功地完成了移位寄存器的设计,可以满足不同的应用需求.仿真结果准确、可靠,符合设计需要,有一定的实用意义. 相似文献
17.
详细分析了CRC循环冗余枝验的核心思想。利用C语言中构造类型——数组来实现CRC的编、解码。 相似文献
18.
引言
循环冗余校验(Cyclic Redundancy Check,CRC)是最为常用的计算机和仪表数据通信的校验方法。CRC码是一种线性分组码,编码简单但具有很强的检错纠错能力。除了各种嵌入式仪表、变频器等设备,还有一些数字型传感器的输出数据也提供CRC码,如数字温度传感器DS18820、集成温湿度采集芯片SHT11等。但是,各厂商所提供的CRC校验多项式(用于同通信码模除)互有差别,且有CRC-8和CRC-16之分。另外,规定模除余数初始值所有的位有全清0或全置1之分(其CRC硬件生成电路不同),故其模除求余的运算过程也不相同。初接触者往往难以领晤,省略CRC校验使通信的可靠性降低。 相似文献
19.
基于SATA接口的并行CRC32算法研究 总被引:1,自引:0,他引:1
在CRC校验基本原理及传统串行运算的基础上,介绍了一种快速并行CRC32算法,该算法运算简单、易于硬件实现。与SATA协议结合,设计了基于SATA接口的CRC32数据校验处理模块,该模块处理速度快、输出延时小,能够达到SATA接口实时处理的要求。最后,通过Quartus II开发平台及VHDL硬件描述语言,对SATA协议中帧结构传出的数据进行了仿真,验证了此算法的正确性及优越性。 相似文献
20.
针对基于异或阵列实现的8bit CRC32硬件计算模块资源占用大、实测计算效率低的问题,设计了表格驱动的32bit CRC32硬件计算模块,并封装为wishbone总线接口的IP核,该IP核在Altera FPGA上实测计算效率是快速软件算法的15倍。 相似文献