优先编码器扩展的设计方法

以2片3位优先编码器(T4148)扩展为4位为例，依据组合电路的传统设计方法，通过严密的逻辑推导，充分利用约束条件，应用逻辑简化的各种手段，来实现优先编码器的功能扩展，同时给出了4片3位优先编码器扩展为5位优先编码器的设计方法。     

利用编码器对单片机中断功能的扩展

以74LS148为例,结合Proteus仿真软件实例提出了利用优先编码器的优先级扩展输出端（GS）与51系列单片机外中断端口（INT0或INT1）相连,用8个开关（SW1-SW8）来仿真控制编码器8个输入端口（I0—I7）的高低电平的输入,从而实现对外中断扩展的方法,并给出了参考程序。结合程序观察仿真现象,可以清楚的看到编码器已从硬件电路上实现了对中断源优先级的高低排序,以及实现了外中断的嵌套。     

编码器、译码器位的扩展及应用

常见的一些编码器(如74LS148)、译码器(如74LS138)都只是三位或四位二进制的编码译码,只能满足一些简单电子电路的需求,对于复杂电子电路就无能为力了.为此,时编码、译码器位的扩展进行探讨,通过将这些简单的芯片连接起来,从而组成一个多位的编码、译码芯片.     

集成计数器74LS161的逻辑功能扩展

MSI可编程计数器74LS161是同步二进制加法计数器,常规使用是构成各种不同进制的加法计数器。文中探讨了MSI可编程计数器74LS161的逻辑功能扩展问题,目的是探索MSI可编程计数器进行非常规使用改变应用方向的逻辑修改技术,即对可编程计数器74LS161的状态输出进行逻辑修改,改变计数规律,将状态输出反馈到预置数输入端实现“次态一预置数”的时序关系,从而实现逻辑功能扩展。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。     

集成计数器74LSl61的逻辑功能扩展

MSI可编程计数器74LSl61是同步二进制加法计数器,常规使用是构成各种不同进制的加法计数器.文中探讨了MSI可编程计数器741LS16l的逻辑功能扩展问题,目的是探索MSI可缟程计数器进行非常规使用改变应用方向的逻辑修改技术,即对可编程计数器74LSl61的状态输出进行逻辑修改,改变计数规律,将状态输出反馈到预置数输入端实现"次态=预置数"的时序关系,从而实现逻辑功能扩展.所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法.     

基于可编程计数器74LS161的循环码计数器设计

基于探索MSI可编程同步二进制加法计数器74LS161改变应用方向进行功能扩展的目的,采用逻辑修改的方法给出了在二进制计数的基础上实现循环码计数的设计方法,即以74LS161已有的状态输出Q3Q2Q1Q0为变量定义循环码计数器的状态输出量Q3′Q2′Q1′Q0′进行改变计数规律的设计。给出了在函数卡诺图上进行输出函数最小化求解设计方法。从现成的函数出发,实现待求函数可扩展专用集成电路的应用范围并简化循环码计数的设计过程。所述方法给出了MSI可编程计数器改变应用方向的逻辑修改方法。     

一种适用多种空时编码方案的MIMO自编码器通信系统

为提升现有端到端通信系统的适应性与信道估计的准确性,提出了一种适用于多种空时编码方案的多输入多输出(Multiple-Input Multiple-Output,MIMO)自编码器通信系统.该系统将基于卷积神经网络的自编码器引入到MIMO系统中,并结合信道估计网络实现信道均衡,通过端到端的学习方式实现各种空时编码方案下...     

基于卷积神经网络自编码器结构的空时分组传输方案

为提高现有端到端通信系统的泛化能力和可靠性,提出了一种基于卷积神经网络的空时分组码（Space-Time Block Coding,STBC）多输入多输出通信系统物理层方案。该方案将通信系统物理层表述、调制和解调过程联合起来形成端到端自编码器系统,引入多层一维卷积层,分别构建发射机和接收机,并扩展为多天线模式。为进一步提高系统可靠性,合理规划网络结构和参数,联合信号的调制和编码方案,优化了系统模型。仿真实验表明,针对瑞利相关衰落下多输入多输出（Multiple-Input Multiple-Output,MIMO）信道应用场景,训练模型可以实现传统STBC系统的误码性能,两发两收系统在发送端相关系数为0和0.9时分别优于传统系统0.5 dB和1 dB。此外,经过优化后的系统可获得采用卷积编码的性能改善效果,其两发两收不同工作方式优于传统1/2码率卷积编码STBC系统1~3 dB。     

巧用LM317优化串行动态显示系统

<正> 电子业余爱好者们在设计单片机硬件系统时,为节约整机成本通常采用8位移位寄存器74LS164、LED数码管结合单片机两个I/O端口构造串行动态显示电路模块。虽然这种显示设计方式优化了显示输出通道对单片机I/O端口数的要求,但在实践中却表现出以下二点的不足:(1)由于74LS164器件本身未提供输出允许端,当单片机送来的串行数据从高位LED移向低位LED的过程中,会出现LED数码管中本应熄灭的笔划发光,二极管将有浅淡的显示亮度且有闪烁现象。如果LED数码管位数越多,这种现象将越明显;(2)当有N个LED数码管时,将需要数量为N×8个的限流电阻,而这么多的电阻将增加印刷板业余制作的难度且不易进行印刷板整体结构的美观规划。     

采用注意力机制和多任务训练的端到端无语音识别关键词检索系统

传统的关键词搜索（KWS, Keyword Search）系统依靠自动语音识别（ASR, Automatic Speech Recognition），通常在资源不足的情况下很难训练。为了免去训练完整的语音识别系统，无语音识别（ASR-free）的关键词检索系统受到越来越多的欢迎。本文提出了一个端到端（E2E, End-to-End）的关键词检索系统，该系统由两个编码器，两个解码器，一个注意机制和一个判别器组成。本文在所提出的系统中引入了注意力机制，该机制可以合并编码器输出的文本和音频特征从而辅助定位关键词所在的位置。在文本和音频解码器的不同组合情况下，使用Babel阿萨姆语和普什图语数据集测试系统。实验结果表明，相比于基线系统而言，该系统拥有更好的检测性能。相比于基于语音识别的关键词检索系统，该系统对于集外词（OOV, Out-Of-Vocabulary），在STWV（Supremum Term Weighted Value）指标上，取得了更好的效果。当训练数据量受限时，该系统比基于语音识别的关键词检索系统更具有优势。      

基于可编程计数器的时序逻辑电路设计

介绍了基于MSI可编程计数器74LS161的时序逻辑电路设计技术,目的是探索MSI可编程计数器实现一般时序逻辑电路的扩展应用方法,即以计数器Q3,Q2,Q1,Q0端的代码组合表示时序逻辑电路的各个状态,由输入变量控制计数器的EP,ET及LD端,综合利用计数、置数、保持功能,使计数器的状态变化满足所要求的时序,用计数功能实现＂次态=现态＋1＂的二进制时序关系,用置数功能实现＂次态=预置数＂的非二进制时序关系,用保持功能实现＂次态=现态＂的自循环时序关系。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。     

基于Multisim的计数器设计仿真

计数器是常用的时序逻辑电路器件,文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片,设计实现了任意模值计数器电路,并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性,设计与仿真结果表明,中规模集成计数器可有效实现任意模值计数功能,并且虚拟仿真为电子电路的设计与开发提高了效率。     

基于AT89S51芯片的电子广告牌电路设计

针对霓虹灯价格贵且耗电量较大的问题,提出用8×8的点阵屏4块来级联实现16×16单色显示的点阵屏,采用74LS164串行输入/并行输出来实现扩展口,以AT89S51为控制芯片,P0/P2口为行控制,P3口为芯片74LS164的输入,2片74LS164级联后为列控制,然后通过软件程序调用不同的代码来显示字符.这种点阵屏对环保、节能有重大意义.     

基于单片机实现遥控编码器PT2262的软件解码

介绍一种基于8051F330单片机实现遥控编码器PT2262的软件解码方法，将PT2262原来一次只能够传送二进制数据的位数从4～6位扩展至19位，使其应用于数字通信，智能化控制等领域，并给出采用软件实现抗干扰设计。     

一种新型的样本并行JPEG2000编码器EB COT体系

提出了一种新型的用于JPEG2000的、基于样本并行(sample-parallel)的低时钟数EBCOT编码器体系,有效降低了处理时间.体系包括1个每周期完成4个样本编码的位平面编码器,和3个每周期完成2位比特编码的内容自适应二进制算术编码器.其中的位平面编码器在码通并行(pass-parallel)的基础上进一步并行了每列4位样本的编码操作.二进制算术编码器通过采用流水线技术来匹配位平面编码器的高吞吐量.     

Inphi单芯片差分相移键控编码器

Inphi公司推出13750DE／13751DE差分编码器，据称是第一款可提供高达12．5Gbps差分相移键控（DPSK）或双二进制传输的商用化单芯片编码器。为满足电信系统和发射机应答器需求而设计，该差分编码器可提供信号完整性，确保在宽范围的设计中具有高性能。     

计数器在数字电路中的应用

计数器是典型的时序逻辑电路,也是数字系统中使用最多的时序逻辑器件。为了更好地理解和扩展集成计数器件的性能和用途,达到举一反三、灵活运用的目的。以中规模集成计数器74LS192为例,选用两片74LS192构成预置数的三十进制递减计数器,计数器十位接成三进制,计数器个位接成十进制,完成30S递减计时;另外,选用一片74LS192和一片输出低电平有效的3—8线译码器CT74LS138构成顺序脉冲发生器。通过以上实例的方法,得到了计数器不但具有传统的计数定时功能之外,还可用作顺序脉冲发生器的结论。     

基于PPLN波导的全光4线-2线优先编码器

全光网要在光域上实现信息的传输以及路由的交 换,需要依靠全光逻辑器件来完成。但是由于已实 现的全光逻辑器件功能较为单一,使得全光分组交换技术无法达到实用阶段。为开拓新的全 光逻辑运算功 能,在PPLN波导的和频+差频效应(SFG+DFG)基础上,提出了全光4线-2线优先编码器设计 方案。首 先根据PPLN波导的全光逻辑运算原理,分析4线-2线优先编码器的逻辑表达式,然后利用一 个PPLN波 导实现4线-2线优先编码器的高位输出,利用两个PPLN波导级联实现4线-2线优先编码器的 低位输出。 通过数值仿真得到信号波形和眼图,计算了消光比、脉冲宽度、半高全宽和峰值功率延迟时 间,分析结果 表明,本方案能在光域实现4线-2线优 先编码器的逻辑功能,且输出信号质量较好,扩展了 PPLN波导在全光逻辑信号处理方面的能力。     

对H.264/AVC保真度范围扩展的分析

通过对H.264/AVC保真度范围扩展修订草案和相应提案的研究,详细而深入分析介绍了高保真度范围扩展提出的主要新编码工具,指出相应的码流语法的变化,并对编码器端编码策略提出了一些建议.     

基于扩展多染色体笛卡尔遗传规划的数字电路进化设计

针对多输出电路进化设计中出现的进化复杂度高及可能丢失潜在解的问题,提出了一种基于扩展多染色体笛卡尔遗传规划的数字电路进化设计方法。该方法采用基于输出分解的多染色体并行进化形式,并引入一种类似交叉功能的染色体操作方法,结合适应度评价扩展给出了与多染色体方法对应的（1＋A）扩展多染色体进化策略实现进化过程。较传统方法具有更少的计算工作量,且有效性受进化复杂度的影响较小,改善了进化设计方法的扩展性能。