用CPLD实现DSP与背板VME总线之间的连接

介绍了采用CPLD实现DSP芯片TMS320C6713和背板VME总线之间高速数据传输的系统设计方法。设计中采用VHDL语言对CPLD进行编程。同时由于CPLD的现场可编程特性,增强了整个系统的灵活性。     

用DSP实现CPLD多方案现场可编程配置

结合继电保护测试装置的研制体会,介绍基于DSP的CPLD多方案现场可编程配置方法,给出硬件的配置连接、CPLD配置数据的获取与存储方法和CPLD在DSP控制下的被动串行配置过程。设计中,不用专用配置PROM,配置方案由DSP提供给CPLD,实现同一硬件对不同类型信号的检测与控制。     

用CH365实现PCI总线与DSP的通信

针对数控机床控制发展中的新要求,提出并设计一种新型的控制方案。运用PCI总线实现与DSP的通信,以提高控制效率和实时性;应用CPLD解决双口RAM的仲裁控制逻辑问题。在硬件设计完成之后,提出了双向通信的软件测试方法。     

基于高性能DSP从接口HPI硬件仿真平台系统的设计与实现

随着半导体制造技术的不断发展,相应的设计规模和复杂度飞速增长,传统的软件仿真工具已难以完全解决功能验证的问题.而且一些需要处理大量实时数据的应用(视频)也越来越多,因此我们要求能够在接近实时的条件下进行功能验证.基于仿真平台的测试已成为DSP设计流程中重要一个环节.基于仿真平台的测试可以用来改进RTL级设计代码,验证功能的正确和完整性,大大提高DSP的流片成功率.     

DSP和CPLD实现的地面实时数据处理系统

用16位DSP和CPLD辅以一些外围器件实现了一个新型的实时数据接收、处理、转发系统。系统采用CPLD器件集成电路的全部控制功能,提高了芯片的工作速度、功耗特性、系统的可靠性。数据接收部分采用数据流状态机。解决了原系统数据延迟偏大的问题,并提高了数据发送的实时性和可靠性。     

用CPLD实现单片机与ISA总线并行通信

用ALTERA公司MAX7000系列CPLD芯片实现单片机与PC104 ISA总线接口之间的并行通信,给出系统设计方法及程序源代码.包括通信软件和AHDL设计部分.     

CPLD在DSP系统中的应用设计

以Altera公司MAX7000系列为代表,介绍了CPLD在DSP系统中的应用实例。该方案具有一定的普遍适用性。     

用CPLD实现单片机与ISA总线并行通信

用ALTERA公司MAX7000系列CPLD芯片实现单片机与PC104 ISA总线接口之间的并行通信,给出系统设计方法及程序源代码。包括通信软件和AHDL设计部分。     

基于DSP与CPLD的I2C总线接口的设计与实现

介绍了一种使用CPLD完成DSP芯片I2C总线接口的设计和实现方案,重点叙述了I2C核的设计思想。     

基于DSP系统的USB通信硬件电路CPLD实现及其固件开发

以TI公司的DSP芯片TMS320VC5402和Philip公司的USB控制器PDIUSBD12为例,通过CPLD芯片建立DSP与USB控制器相应的通信通道、由Verilog语言编程实现硬件电路,来满足二者之间时序的匹配及译码选通的要求,实现DSP与上位机之间USB通信的硬件电路。在此基础上进一步讨论了DSP下的PDIUSBD12 USB芯片固件的开发。     

基于CPLD的SJA1000与DSP的接口设计

描述了SJA1000的功能特点,分析了SJA1000的读写时序,讨论了与DSP之间的接口,给出了基于CPLD的软件模拟时序方法,实现TMS320F240对SJA1000的读写访问.该方法可以广泛应用于其他单片机外围器件与DSP的接口设计中.     

基于CPLD的DSP与CAN控制器的接口设计与实现

介绍了浮点DSP处理器TMS320C3x和CAN控制器SJA1000的特点，分析了其接口信号及其时序。基于复杂可编程逻辑器件CPLD，设计了DSP处理器和CAN控制器之间的接口电路，并给出了详细的软硬件实现方法，解决了非多路复用总线与多路复用总线之间的匹配和转换问题。     

多处理器系统中DSPHPI与VME总线DMA接口设计

雷达和声纳自导信号处理需要多个DSP和多个上位机联合工作。本文给出了基于VME总线的上位机与多个DSPHPI之间通过DMA方式进行并行通信的接口设计方案。实验和工程实践证明,采用DMA方式的设计方案比采用直接读写HPI口的方案访问速度快四倍以上。     

嵌入式控制器模块中VME总线接口电路的设计

以ＶＸＩ总线规范为依据，并结合国内外最新的工控ＰＣ和ＩＣ技术，详细介绍了一种ＶＭＥ总线接口电路的实现地国产ＶＸＩ总线仪器系统嵌入式控制器命令模块的研制成功具有一定的参考价值。     

基于CPLD的EPP并行接口设计

详细介绍了一种在CPLD控制下实现的微型机EPP并行接口设计方案。CPLD的接口时序逻辑控制功能采用状态机工作方式实现，并给出了用VHDL编写的主要源代码。通过调试，该方案已成功应用于作者所开发的传感器数据采集系统，达到了良好的工程应用效果。     

基于DSP和CPLD的液晶模块的设计

本文介绍了一种基于DSP TMS320F2812和CPLD EPMTl28SQC100的液晶模块的设计与实现方法.将CPLD作为DSP与液晶模块之间连接的桥梁,解决了快速处理器DSP与慢速外设液晶模块的匹配问题,给出了硬件接口电路以及相关的程序设计,并在实际应用系统中成功运行.     

基于DSP与CPLD的LCD液晶显示驱动设计

提出了一种新的基于DSP与CPLD的液晶显示驱动设计方法.该方法针对高速DSP与低速LCD通信过程中经常出现的时序不匹配的问题,利用CPLD提出了一种合理的解决方案,并给出了这种解决方案基本的硬件电路连接方式及DSP与CPLD上的部分程序代码,且进行了逻辑时序分析.将CPLD作为高速DSP与低速LCD之间通信的桥梁,有效地减小了低速外设对高速处理器的影响,实现了低速外设与高速处理器之间的高速、大数据量传输.该设计方法已在实际应用中取得成功.     

基于CPLD的DSP单元外围控制枢纽的设计

数字信号处理器(DSP)以其数据处理功能强大的特点在嵌入式设备中得到广泛应用,作为设备数据处理核心的DSP,往往需要多种外设的协同工作。而DSP本身接口有限,且片内资源应尽量集中于核心运算功能,故需引入外部控制与协调模块。文中实现了一种基于复杂可编程逻辑器件(CPLD)的控制与协调模块,协助DSP芯片TMS320C6713进行逻辑控制和时序协调,从而实现具备完整存储、通讯、复位功能的数据处理单元,并应用于一个超声波流量检测系统,保证了系统的精确信号采样和高速数据处理。     

基于DSP与CPLD的图像压缩编码系统设计

提供了一套利用TMS320VC54x和CPLD实现图像采集与压缩编码系统的通用设计方法。阐述了压缩编码系统的设计和其中的关键技术问题，并结合图像编码算法和DSP流水线的特点进行程序优化。设计结果表明：在系统功能和结构方面，完全满足低速率数字视频通信系统的要求；在实现和应用方面，由于所选用的都是通用器件，成本低廉．对于数字视频监控领域有很高的实用价值．