电子元器件封装技术发展趋势

晶圆级封装、多芯片封装、系统封装和三维叠层封装是近几年来迅速发展的新型封装方式,在推动更高性能、更低功耗、更低成本和更小形状因子的产品上,先进封装技术发挥着至关重要的作用。晶圆级芯片尺寸封装(WCSP)应用范围在不断扩展,无源器件、分立器件、RF和存储器的比例不断提高。随着芯片尺寸和引脚数目的增加,板级可靠性成为一大挑战。系统封装(SIP)已经开始集成MEMS器件、逻辑电路和特定应用电路。使用TSV的三维封装技术可以为MEMS器件与其他芯片的叠层提供解决方案。     

大功率LED多芯片集成封装的热分析

随着高亮度白光LED在室内、室外照明领域的应用,多芯片LED的集成封装方式是其发展的主要趋势之一,而热问题却是多芯片LED集成封装的瓶颈问题之一。建立了多芯片LED集成封装的等效热路模型,并采用有限元分析(FEA)的方法对多芯片LED集成封装的稳态热场分布进行了分析,同时通过制作实际样品研究大功率LED多芯片集成封装的热阻、发光效率与芯片工作数量的关系。结果表明集成封装的多芯片白光LED结温随着集成芯片数量的增加成线性增长,芯片到基板底面的热阻随着芯片工作数量的增加而增大,而其发光效率随着集成芯片数量的增加成线性减小。     

一种低成本的硅垂直互连技术

1引言 近年来，随着三维叠层封装技术和MEMS封装技术的发展，硅垂直互连技术正在受到越来越多的重视【1】。这一技术通过在硅片上制作出垂直电互连来实现芯片正面与背面或上下芯片之间的互连，从而缩短了互连线的长度并为芯片提供更为优异的电性能。其应用包括：台面MOS功率器件的倒装芯片封装【2】、垂直集成传感器阵列的制造【3】、RF-MEMS器件的封装【4】、高性能硅基板的开发【5】和芯片的三维叠层封装【6】。     

MCM的检测技术

ＭＣＭ的检测技术中国航天工业总公司西安微电子技术研究所王毅编译多芯片组件（ＭＣＭ）作为与ＬＳＩ的高速化、多管脚化等器件技术的进步相对应的封装技术正在引起人们的关注。在布线基板上高密度封装若干个裸芯片（未封装的ＬＳＩ芯片）构成某种子系统的ＭＣＭ，是迄今...     

超薄型圆片级芯片尺寸封装技术

ShellCase公司的圆片级封装技术工艺,采用商用半导体圆片加工设备,把芯片进行封装并包封到分离的腔体中后仍为圆片形式。圆片级芯片尺寸封装(WL-CSP)工艺是在固态芯片尺寸玻璃外壳中装入芯片。玻璃包封防止了硅片的外露,并确保了良好的机械性能及环境保护功能。凸点下面专用的聚合物顺从层提供了板级可靠性。把凸点置于单个接触焊盘上,并进行回流焊,圆片分离形成封装器件成品。WL-CSP封装完全符合JEDEC和SMT标准。这样的芯片规模封装(CSP),其测量厚度为300μm-700μm,这是各种尺寸敏感型电子产品使用的关键因素。     

SAW器件封装技术概述

小型化和多功能化是SAW器件发展的主要动力,回顾了SAW器件封装的发展历史,介绍了金属封装、塑料封装、SMD封装各自的特点,详述了芯片倒装技术及芯片尺寸SAW封装技术,将通用芯片倒装技术和SAW封装的特点结合,使封装尺寸减小到极限,对今后的复合封装进行了展望。     

MEMS器件的封装材料与封装工艺

随着各种MEMS新产品的不断问世,先进的MEMS器件的封装技术正在研发之中.本研究综述了MEMS的封装材料,包括陶瓷、塑料、金属材料和金属基复合材料等.阐述了MEMS的主要封装工艺和技术,包括圆片级封装、单芯片封装、多芯片组件和3D堆叠式封装等.并展望了MEMS器件封装的应用和发展前景.     

双层芯片叠层封装的EDA仿真设计

三维封装技术是近几年正在发展的电子封装技术,它的实质是在X、Y平面的基础上进一步向Z方向发展的微电子高密度组装。文章介绍了芯片封装发展的历史、趋势和三维封装技术在半导体封装工业中所起的重要作用,给出了用Cadence公司先进的EDA软件AllegroPackageDesigner进行3D封装的设计流程和使用该软件实现双层芯片叠层封装的3D封装设计,并对芯片高速信号管脚的EDA设计方法加以了说明。     

基于SOP生产工艺的系统级封装

提出了一种基于SOP24基板及生产工艺,利用空余的管脚焊盘放置被动元件实现内部互连,制作SiP封装集成电路的封装工艺。选择红外发射电路,使用HT6221红外编码器芯片、电阻、三极管等无源元件,制造出集成了驱动电路的红外发射芯片。建立开发平台对内部器件的布置进行优化,最终制作出工艺简单、性能可靠的SiP封装器件。用一个标准的SOP24封装组件实现了完整的系统功能,面积比系统级封装前减少50％,可靠性大幅度提高,用户使用该芯片开发产品的难度大大降低。     

新型堆叠封装技术的发展：层叠封装

堆叠芯片尺寸封装（CSPs）以及极小间距焊球阵列封装（vFBGAs）已经在许多手持产品中被采用和集成。特别在移动电话方面，堆叠芯片尺寸封装（CSPs）的应用尤其在当前移动电话因新增的诸多功能对存储设备的需求中起到了降低成本，重量及尺寸的作用。另外堆叠封装芯片同样被广泛的使用在一些逻辑功能模块中。在此情形下，CSP封装内的裸芯片堆叠并且进行了晶圆级测试。最终产品的良率都在95％以上。如此高的良率及较低的失效报废成本展示了堆叠封装具有良好的经济性。[第一段]     

倒装焊器件封装结构设计

倒装焊是今后高集成度半导体的主要发展方向之一。倒装焊器件封装结构主要由外壳、芯片、引脚(焊球、焊柱、针)、盖板(气密性封装)或散热片(非气密性封装)等组成。文章分别介绍外壳材料、倒装焊区、频率、气密性、功率等方面对倒装焊封装结构的影响。低温共烧陶瓷(LTCC)适合于高频、大面积的倒装焊芯片。大功率倒装焊散热结构主要跟功率、导热界面材料、散热材料及气密性等有关系。倒装焊器件气密性封装主要有平行缝焊或低温合金熔封工艺。     

多个叠层芯片封装技术

叠层芯片封装在与单芯片具有的相同的轨迹范围之内,有效地增大了电子器件的功能性, 提高了电子器件的性能。这一技术已成为很多半导体公司所采用的最流行的封装技术。文章简要叙述了叠层芯片封装技术的趋势、圆片减薄技术、丝焊技术及模塑技术。     

多层芯片应用中的封装挑战和解决方案

The continuous growth of stacked die packages is resulting from the technology‘s ability to effectively increase the functionality and capacity of electronic devices within the same footprint as a single chip.The increased utilization of stacked die packages in cell phone and other consumer products drives technologies that enable multiple die stacks within a given package dimension.This paper reviews t6he technology requirements and challenges for stacked die packages.Foremost among these is meeting package height is 1.2mm for a single die package.For stacked die packages,two or more die need to fit in the same area.That means every dimension in the package has to decrease,including the die thickness.the mold cap thickness,the bond line thickness and the wire bond loop profile.The technology enablers for stacked die packages include wafer thinning,thin die attachment,low profile wire bonding,bonding to unsupported edges and low sweep molding.     

RFID芯片超声倒装封装技术研究

超声倒装是近年来芯片封装领域中快速发展的一种倒装技术,具有连接强度高、接触电阻低、可靠性高、低温下短时完成和成本低的优势,特别适合较少凸点的RFID芯片封装。在镀Ni/Au铜基板上进行了RFID芯片超声倒装焊接实验,金凸点与镀Ni/Au铜基板之间实现了冶金结合,获得了良好的力学与电气性能,满足射频要求。     

Applications of infrared microscopy to IC and MEMS packaging

A high sensitivity, infrared (IR) microscope operating in the wavelength range 800 to 2500 nm has been applied to a variety of packaging related issues. Applications can be divided into three categories. 1) For flip chip devices the advantage of the IR microscope is that most silicon is effectively transparent at wavelengths greater than 1100 nm. This enable defects such as voids, delamination cracks and corrosion to be investigated while the chip is mounted on the substrate. 2) The IR microscope enables thermal images of devices to be obtained with a temperature resolution of approximately 1 K and spatial resolution of 2-3 /spl mu/m. 3) The transparency of silicon to IR radiation has proved particularly valuable for characterising micro-electro-mechanical systems (MEMS) devices such as microphones, at various stages of packaging, e.g., after die bonding and wire bonding.     

微系统与中规模器件的封装技术设计

文章主要论述了微机电系统(MEMS)和微系统诸如微传感器、驱动器和微流体元件的电机封装技术、封装等级和封装技术相关的问题.首先陈述并讨论了典型的MEMS产品诸如微压传感器、加速度计和微泵;微电子封装和微系统封装技术,重点阐述芯片级封装技术和器件级封装技术问题.芯片级封装技术主要涉及芯片钝化、芯片隔离和芯片压焊;器件级封...     

IGBT全自动装片机工艺方法研究

IGBT全自动装片机是用于IGBT制造封装业中的后道封装工艺-固精工序。传统的封装工艺采用两台设备经过两次装片,两次加热,容易造成两次氧化的工艺、应力二次释放等问题。文章讨论的IGBT装片工艺是在一台设备上完成双芯片键合和焊料封装工序,实现IGBT器件的高速、精确装片,为了实现本工艺采用了双抓取、双Wafter平台技术,双识别、双监控系统等多项高端技术。文章从IGBT全自动装片机研究的必要性、工艺的创新性、可行性等几个方面进行了分析。     

Modular, device-scale, direct-chip-attach packaging formicrosystems

A pressing challenge to the commercial implementation of prototype microsystems is the reduction of package size and cost. To decrease package size, a process was developed for the fabrication of high-aspect-ratio, through-wafer interconnect structures. These interconnects permit device-scale packaging of microsystems and are compatible with modern surface mount technology such as flip chip assembly. To minimize package cost, a modular wafer-level silicon packaging architecture was devised. Low temperature bonding methods were used to join package components, permitting integration of driving circuitry on the microsystem die. The reconfigurable architecture allows standard package components to serve a wide variety of applications     

Development of a mathematical model for thermal-compression bonding of the COG packaging process using NCA

In this decade, many new techniques have been introduced into the integrated circuit (IC) packaging industry. Packaging technology used in liquid crystal displays (LCDs) has requirements related to critical issues such as high density interconnects, thinner packaging size, and environmental safety. Driver IC chips are directly attached to LCD panels using flip chip technology with adhesives in the so called chip on glass (COG) packaging processes. To investigate the dependence of the bonding force on the bump deformation during packaging, this study established a mathematical model to analyze COG packaging processes with non-conductive adhesives (NCAs). The plastic deformation of the bumps and the NCA flow between the chip and substrate are taken into account in this model. With this model, the contact resistance and the gap height after bonding can be estimated for different bonding force.     

InSb红外探测器芯片粘接工艺研究

基于InSb红外探测器的封装特点,采用正交试验法研究了芯片粘接过程中基板平整度、粘接剂抽真空时间、配胶时间、固化条件等工艺参数对芯片性能及可靠性的影响。通过计算极差和方差分析了各因素对芯片可靠性的影响大小。结果表明,固化条件对粘接后芯片的性能影响最大,其次是配胶时间,而抽真空时间和基板平整度影响相对较小。针对极差分析得出的较优参数组合和较差参数组合,利用X射线衍射(XRD)研究了不同参数组合对晶片粘接的应力大小,所得结果与正交试验一致。