一种基于FPGA的分频器的设计

文章设计了一种利用移位型计数器进行设计的分频器,并且可以通过改变反馈网络来控制分频系数或寄存器个数实现任意整数分频。通过VHDL硬件描述语言设计,在QuartusⅡ软件下进行功能仿真,测试结果证明了该设计的可行性。     

基于FPGA的等占空比任意整数分频器的设计

给出了一种基于FPGA的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA器件的特点和应用范围，接着讨论了一些常见整数分频的方法，而本文运用一种新的可控分频器设计方法——脉冲周期剔除法，主要是对半周期进行计数，配合时钟反相电路，可以实现占空比50％的任意整数分频，分频系数由控制端给定。本设计在Max＋PlusⅡ开发软件下，利用VHDL硬件描述语言和原理图输入方式，可以方便地实现分频器电路的设计。在文中给出了N=3时分频电路设计，并对电路进行了仿真和测试，实验结果符合设计要求。     

一种基于FPGA的任意分频器设计与实现

根据直接数字频率合成器(DDS)工作原理,介绍了一种基于FPGA的任意分频系数的分频器的设计,该分频器能实现分频系数和占空比。通过Verilog语言进行了编译并且给出了仿真图。该设计中的分频器没有竞争冒险,可移植性强,占用的FPGA资源少。本设计在友晶公司DE0的开发板上可完全实现,结果表明设计是正确和可行的。分频器在FPGA开发设计中应用非常广泛,故本设计具有很强的实用价值。     

基于FPGA的半整数及整数分频器的参数化设计

一种具有通用性的半整数及整数分频电路,应用模块化的思想以及参数化的设计方法,在FPGA实验开发平台上得以实现,通过对具体参数的简单修改就可应用于不同场合,实验仿真以及仪器测试结果均取得了良好的效果。该设计通用性较好,可以应用于各种数字电路系统设计中。     

基于FGA的通用数控分频器的设计与实现

本文首先介绍了各种分频器的实现原理,并在FPGA开发平台上通过VHDL文本输入和原理图输入相结合的方式,编程给出了仿真结果。最后通过对各种分频的分析,利用层次化设计思想,综合设计出了一种基于FPGA通用数控分频器,通过对可控端口的调节就能够实现不同倍数及占空比的分频器。     

基于CPLD/FPGA的半整数分频器的设计

简要介绍了CPLD/FPGA器件的特点和应用范围 ,并以分频比为2.5的半整数分频器的设计为例 ,介绍了在MAX plusⅡ开发软件下 ,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     

基于FPGA的小数分频器的设计与实现

本文首先分析了现有小数分频器的优缺点,在此基础上提出了一种改进型小数分频器的设计方法。同时结合VHDL文本输入和原理图输入方式,在FPGA开发平台上进行了电路设计,最后利用EDA设计软件QuartusII对其可行性进行了仿真验证。仿真结果表明:通过对参数的设置,该方案可实现等占空比的任意小数分频。     

基于FPGA的可控分频器研究与设计

介绍了一种分频系数为整数和半整数的可控分频器的设计方法，利用Verilog-HDL编程，在Xilinx Foundation平台下实现分频器的综合和仿真，并用S05xL芯片实现。     

基于FPGA的数控分频器的实现

在数字逻辑电路设计中,分频器是一种基本电路。通常用来对某个给定频率进行分频,以得到所需的频率。整数分频器的实现非常简单,可采用标准的计数器,也可以采用可编程逻辑器件设计实现。文中的设计利用VHDL硬件描述语言的编程方式,通过MAX＋PLIS（Ⅱ）开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了各种类型分频比电路的设计。     

基于VHDL的半整数分频器的设计

本文介绍了VHDL语言的产生、特点和程序设计的基本语法结构。并以分频比为2.5的半整数分频器的设计为例,介绍了在MAX+plusⅡ开发软件下,利用VHDL硬件描述语言设计数字逻辑电路的过程和方法。     

基于FPGA的32位除法器设计

介绍了一种使用可编程逻辑器件FPGA和VHDL语言实现32位除法器的设计方法。该除法器不仅可以实现有符号数运算,也可以实现无符号数的运算。除法器采用节省FPGA逻辑资源的时序方式设计,主要由移位、比较和减法三种操作构成。由于优化了程序结构,因此程序浅显易懂,算法简单,不需要分层次分模块进行。并使用Altera公司的QuartusⅡ软件对该除法器进行编译、仿真,得到了完全正确的结果。     

SDRAM通用控制器的FPGA模块化设计

介绍了一种SDRAM通用控制器的FPGA模块化解决方案.     

基于FPGA的多功能全同步数字频率计设计

在分析比较现有测频方法优缺点的基础上,介绍全同步测频原理,给出采用AT89C51单片机实现控制,并通过FPGA芯片,在Max＋PlusⅡ中运用VHDL语言编程,设计出一个多功能全同步数字式频率计。该设计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。     

基于FPGA技术的曼彻斯特编码器设计

曼彻斯特码是一种性能优良的数字基带信号传输码,具有消除直流成分,隐含时钟等特性,使得他在石油勘探测井中有着广泛的应用。从曼彻斯特码的帧结构出发,在阐明曼彻斯特码基本工作原理的基础上,应用FPGA技术,利用硬件描述语言VHDL设计完成曼彻斯特编码器,所设计的系统包含使能、复位、同步字的产生以及奇校验等功能,所编写的VHDL源程序经Altera公司的软件Max PlusⅡ进行调试、优化及仿真,仿真结果与理论分析完全吻合。     

基于FPGA的小数分频器的实现

介绍了一种基于FPGA的双模前置小数分频器的分频原理及电路设计，并用Verilog—HDL编程，在ModelSim SE平台下实现分频器的仿真，并用Xilinx公司的芯片Spartan-3来实现。     

基于FPGA技术的交通灯控制系统设计

交通灯控制系统在城市交通监管中起着极其重要的作用。应用VHDL语言,在Altera公司的Max PlusⅡ软件环境下,通过模块化编程完成了灯亮时间可调的交通灯控制系统设计,并进行了逻辑综合、仿真和硬件下载,系统的软件仿真和实验测试结果满足了设计要求,达到了预期的效果。由于设计采用了EDA技术,不但大大缩短了开发研制周期,提高了设计效率,而且使系统具有设计灵活,实现简单,性能稳定的特点。