一种基于FPGA的任意分频器设计与实现

根据直接数字频率合成器(DDS)工作原理,介绍了一种基于FPGA的任意分频系数的分频器的设计,该分频器能实现分频系数和占空比。通过Verilog语言进行了编译并且给出了仿真图。该设计中的分频器没有竞争冒险,可移植性强,占用的FPGA资源少。本设计在友晶公司DE0的开发板上可完全实现,结果表明设计是正确和可行的。分频器在FPGA开发设计中应用非常广泛,故本设计具有很强的实用价值。     

基于FPGA的等占空比任意整数分频器的设计

给出了一种基于FPGA的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA器件的特点和应用范围，接着讨论了一些常见整数分频的方法，而本文运用一种新的可控分频器设计方法——脉冲周期剔除法，主要是对半周期进行计数，配合时钟反相电路，可以实现占空比50％的任意整数分频，分频系数由控制端给定。本设计在Max＋PlusⅡ开发软件下，利用VHDL硬件描述语言和原理图输入方式，可以方便地实现分频器电路的设计。在文中给出了N=3时分频电路设计，并对电路进行了仿真和测试，实验结果符合设计要求。     

一种新型分频器的设计实现

针对现有的常用分频器的使用局限性,介绍了一种可以实现任意小数、分数分频的新型分频器。由预先设置的分频参数,通过使用一个带余数输出的除法器,计算出其商和余数,以确定两个分频器的分频系数和分频次数,通过控制两个分频器交替工作,从而实现任意分频。分析了这种新型分频器的工作原理,提出了一种简单的实现电路,并用VerilongHDL语言描述了该分频器,在FPGA上运行实现,通过仿真证明其可行性。     

基于FPGA的多种分频设计与实现

简要介绍了FPGA设计中各种分频器的设计方法,给出了分别利用Veriog硬件描述语言和原理图对整数分频、半整数分频等多种分频方式进行设计的方法,同时给出了通过QuartusⅡ5.0开发平台并使用Altera公司的FPGA进行实现的具体方案.     

基于FGA的通用数控分频器的设计与实现

本文首先介绍了各种分频器的实现原理,并在FPGA开发平台上通过VHDL文本输入和原理图输入相结合的方式,编程给出了仿真结果。最后通过对各种分频的分析,利用层次化设计思想,综合设计出了一种基于FPGA通用数控分频器,通过对可控端口的调节就能够实现不同倍数及占空比的分频器。     

用Verilog实现基于FPGA的通用分频器

在复杂数字逻辑电路设计中,经常会用到多个不同的时钟信号。介绍一种通用的分频器,可实现2～256之间的任意奇数、偶数、半整数分频。首先简要介绍了FPGA器件的特点和应用范围。接着介绍了通用分频器的基本原理和分类,并以分频比为奇数7和半整数6.5的分频器设计为例,介绍了在Qua     

基于FPGA的数控分频器的实现

在数字逻辑电路设计中,分频器是一种基本电路。通常用来对某个给定频率进行分频,以得到所需的频率。整数分频器的实现非常简单,可采用标准的计数器,也可以采用可编程逻辑器件设计实现。文中的设计利用VHDL硬件描述语言的编程方式,通过MAX＋PLIS（Ⅱ）开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了各种类型分频比电路的设计。     

基于CPLD／FPGA的多功能型频器的设计与实现

分频器在CPLD／FPGA设计中使用频率比较高，尽管目前大部分设计中采用芯片厂家集成的锁相环资源，但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3．5等）分频、占空比50％的应用场合却往往不能满足要求。硬件工程师希望有一种灵活的设计方法，根据需要，在实验室就能设计分频器并马上投入使用，更改频率时无需改动原器件或电路板，只需重新编程，在数分钟内即可完成。为此本文基于CPLD／FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。     

用VHDL实现基于新型扭环形计数器的16倍分频器

在数字逻辑电路的设计中,计数器和分频器都是常用的基本电路。通常利用分频器对某个给定的高频率信号进行分频,得到设计者所需要的低频信号。分频器的设计中利用不同模的计数器来达到不同倍的分频。文中介绍一种新型扭环形计数器,n位输入信号通过该计数器后可得到个计数,利用率超过以往普通的扭环形计数器。然后基于此计数器,通过VHDL硬件描述语言,在QuartusⅡ平台下运用Altera公司Cyclone系列的FPGA芯片实现计数器和分频器的综合与波形仿真,验证此设计的正确性。     

应用于DVB—T的0．18μmCMOS工艺数字可编程分频器芯片设计

介绍了用于DVB．T（地面数字视频广播）收发机的频率综合器中可编程分频器的设计。该分频器可实现926～1387范围的分频比，并用改进的分频算法使分频输出波形的占空比更加理想。本设计采用SMIC0．18μm CMOS工艺标准单元的半定制设计方法，按标准的数字集成电路设计流程进行设计，包括Verilog代码编写、逻辑综合、版图规划、布局布线、后端时序仿真分析等过程。后仿真结果表明该分频器功能正确，分频范围宽，利用改进的分频算法改善了分频输出波形的占空比。     

基于慢波基片集成波导的X波段功分器设计

针对传统基片集成波导（substrate integrated waveguide,SIW）功分器设计中宽带化和小型化不易兼顾的问题,提出了一种基于慢波SIW（slow-wave SIW, SW-SIW）的功分器. 采用微带折线构成的慢波结构单元加载于SIW金属表面上,代替传统SIW连续的金属表面,与同尺寸的SIW相比,SW-SIW的截止频率下降了40%,能够实现横向尺寸的缩减,尤其当SW-SIW达到与SIW相同的相移量时,SW-SIW所需纵向尺寸更小. 所提出的基于SW-SIW的功分器在具有较宽带宽的同时实现了器件尺寸的减小. 通过测试结果可得,该功分器在8.25～12.8 GHz频带内的反射系数|S₁₁|相似文献   

3GHz硅双极型微波静态分频器的设计

本文报道了一种超高速ＥＣＬ静态二分频器；介绍了该分频器的核心器件─—ＮＰＮ晶体管的结构和实现该结构的有关先进工艺，包括深槽隔离、多晶硅发射极、钻硅化物和浅结薄基区等；使用这种多晶硅发射极晶体管，３ｐｍ特征尺寸设计的１９级环形振荡器的平均门延迟小于５０ｐｓ．讨论了提高分频器工作频率的一些有效方法并给出了３．２ＧＨｚ硅静态分频器的电路设计和版图设计．     

一种高速低功耗ECL多模分频器的设计

本文介络一种高速低功耗ECL多模分频器的电路原理、电路和版图设计特点、工艺技术及研制结果。该分频器设计了0.5mA的内部开关电流和350mV的内部逻辑摆幅,输入输出均采用互补驱动。电路分频模数多,频率高,功耗低,典型功耗75mW,为相同集成度的普通ECL电路功耗的1/30～1/40。该电路广泛用于通讯、仪器仪表和频率合成器等领域。     

基于0.13 μm CMOS工艺的低电压高速1:2分频器设计

在光纤传输系统中,分频器是工作在最高频率的电路之一,起着至关重要的作用,本文就采用了由锁存器构成的数字1:2分频器.采用UMC 0.13μm CMOS工艺,设计了电源电压为1V,工作频率范围为5～20GHz的1:2分频器电路.该电路由基本分频器单元以及输入输出缓冲组成.基本分频器单元采用单端动态负载锁存器.整体电路功耗...     

基于FPGA的软件无线电同步系统设计与实现

设计并实现了一种基于FPGA的软件无线电同步系统,包括载波同步、位同步和帧同步。该同步系统可以通过设置相关参数,如Costas环中的NCO中心频率、相差计算控制参数、滤波器参数、位同步和帧同步的分频器系数即可实现较宽频率范围内的接收机同步。给出相应的仿真与实际测试,验证设计的正确性。     

可配置非幂方分频器的全新设计方法

本文采用基于计数空间完全划分和周期插入控制计数过程方法设计了非幂方分频器,采用这种全新思路设计的非幂方分频器分频范围很宽,分频输出对后续分频支持好,非常适用于通讯接口中的波特率时钟设计.此外,这种设计思路对系统定时电路和节拍控制电路设计也有一定的借鉴意义.     

宽带Wilkinson 功分器综合公式的缺陷与改进

首先介绍了3 种宽带Wilkinson 功分器的综合方法,重点阐述了最为常用的Cohn 的设计方法,并指出 随着功分器节数的不断增加,在利用Cohn 的设计公式计算隔离电阻阻值时会产生负数的问题。为此,通过引入一 个调整参数改进Cohn 的设计公式,实现了节数更多情况下隔离电阻阻值的准确计算。在计算功分器各级传输线特 性阻抗的过程中,提出了一种基于MATLAB 程序的多项式化简方法,实现了任意带宽的切比雪夫阻抗变换器参数的 快速计算。此外,还给出了一个8 级到15 级的功分器设计参数表格,作为对Cohn 给出的设计表格的扩展。最后,利 用改进后的设计公式,设计了一个1 ~15GHz 的宽带Wilkinson 功分器。仿真和测试结果证明了这种方法的有效性。     

一种通用可编程数字频率合成器的设计

讨论了锁相式频率合成器的基本原理，设计了一种通用可编程锁相式频率合成器，介绍了其编程置型格式，提出了一种可提高程控分频器工作频率的电路设计方法，并给出了其模拟波形。该电路的最高合成频率为１００ＭＨｚ最小频率间隔为１００Ｈｚ，在工程上具有广泛的应用前景。     

Synthesis and design method of bandpass-response power divider

A synthesis and design method has been presented for the power divider with bandpass filtering response in this paper. The coupling resonance theory is used to analyze the N-way bandpass-filtering power divider. The synthesis theory of multi-port coupling resonant circuit is given, and a T-type topology structure model of the power divider with filtering performance is proposed based on the theory. Meanwhile, relevant analysis and design formula are deduced on the basis of the model. The electrical characteristics of filtering power divider model are verified according to the theoretical simulation analysis of the equipower division and unequal power division of the 9th filtering power divider. Then the X-band 4th filtering power divider based on substrate integrated waveguide (SIW) is designed and tested to verify the correctness of the theory.     

低成本数字分频器设计

本文介绍了利用硬件语言VeriolgHDL实现任意分频,特别是小数分频的设计方法,并在QuartusII编程环境下,进行了仿真和调试。