系统芯片 IDDQ 可测试设计规则和方法

目的：为了使IDDQ测试方法对SOC（系统芯片）IC能继续适用，必须实现SOCIDDQ的可测试性设计，解决因SOC设计的规模增大引起漏电升高的问题。方法：传统的电路分块测试方法存在需要增加引腿代价，因此是不实际的，本文提出了一种通过JTAG边界扫找控制各个内核电源的SOCIDDQ可测试设计方法。结论：实验表明该设计不要求专门的控制引腿，硬件代价是可忽略的，结论：本文提出的方法可有效地用于系统芯片的IDDQ测试。     

鱼雷自导系统测试性验证平台设计与实现

本文设计并实现了一种鱼雷声自导系统测试性验证平台,通过对鱼雷自导系统各个组成部分注入故障,分析各测试节点上传的数据,对故障进行检测和隔离,验证测试性设计是否有效。通过实验,该平台能够对测试性设计进行难,对缩短鱼雷自导系统研制周期,提高故障诊断效率有重要作用。     

多信号流图的测试性建模与分析

随着测试性设计技术的广泛应用，测试性建模与分析技术日益受判产品设计人员的关注。本文介绍了多信号流图建模方法，并以某飞行器配电器为例，运用多信号流图进行建模分析。在模型分析的基础上，对某飞行器配电器的可测试性进行评价。结果表明，多信号流图测试性建模方法在产品的可测试性设计应用中可行、有效。     

某雷达发射机测试性分析和设计

随着系统复杂性增加,测试性已成为设备的一种重要设计特性。本文从顶层规划开始,对某雷达固态发射机进行测试性分析和设计,采用软件和硬件相结合设计机内测试设备,通过综合诊断平台实现对发射机运行状态的检测。最后对系统的可测试性进行了验证。     

测试性模型对比及展望

测试性模型是进行测试性仿真、设计、分析、评估等的基础和关键.本文介绍了测试性工程及测试性模型的研究背景.较为系统地阐述了逻辑模型、信息流模型、多信号流图模型、混合诊断模型等测试性模型的组成、相关软件、应用概况等,介绍了这些模型的研究进展,并以某有源滤波放大电路为案例,直观、深入地分析、比较各类模型的特点.指出测试性工程...     

可调式直流稳压电源的设计与仿真研究

为解决复杂环境下电源设计繁杂的问题并更好地满足对直流电源的应用需求,提出一种直流可调稳压电源设计方案.本文从该电源的电路原理图出发,分别对电路结构中的变压器降压、单相桥式整流、大电容滤波、LM317稳压的基本原理加以阐述,并结合客观情况给出了电路元件的选择.同时使用软件Multisim进行仿真测试,并根据仿真结果进行了...     

基于FPGA的交通灯数字电路设计

使用VHDL语言在Quartus Ⅱ软件平台下实现了对交通灯控制器的设计仿真,并通过Cyclone系列EP1C12Q240C8(QuickSOPC开发板)器件下载模拟实现。教学中在实验室采用EDA技术即可完成较复杂数字电路系统的设计仿真,体现EDA教学的优越性。     

数字电路SAT可满足性算法研究

现代数字集成电路技术的飞速发展,对计算机辅助测试提出更多更高的要求,可满足性方法(SAT-Satisfiability)作为一种有效的完备测试生成方法,近年来在集成电路测试领域引起广泛的研究兴趣,并取得了一些应用上的成功.对电子数字电路的SAT可满足性算法进行研究,希望能够有助于提升我们对相关问题的认识,以有助于数字电路测试的不断发展和进步.     

基于仿真及测试的空调管路设计系统

分体式空调室外机内的配管设计的好坏直接影响到外机的振动和噪声大小,空调管路设计系统由设计分析和实验测试两个子系统组成,设计分析系统基于CAD/CAE集成软件I-deas建立,在进行管路的三维造型的基础上,进行管路系统的固有频率、振动响应及振动应力仿真计算,以确定样机制作方案.在测试系统实验验证的基础上,最终确定空调管路的优化设计方案.空调管路设计系统为企业提供了一基于三维数字化模型的产品开发设计平台,提高了企业的设计手段和设计方法,缩短了产品的开发周期.     

柴油发动机冷试台架驱动部分的设计应用

传统的柴油发动机热试工艺设备投资大、试验费用高、试验时间长,因此柴油发动机冷试工艺越来越受到重视,本文主要论述了柴油发动机冷试中的动力驱动及扭矩参数测试的一套设计方案。     

Verilog HDL数字电路的设计

Verilog HDL(硬件描述语言)是目前世界上使用最广泛的符合—IEEE标准的硬件描述语言之一，在数字系统设计的仿真和综合领域中有着强大的发展潜力。本文介绍了硬件描述语言verilog HDL的特点和使用方法，并通过一个实例——自动售饮料机的程序的应用，展现了Verilog HDL在数字电路设计上的优越性。     

基于Visio的图形化建模可测性分析软件设计

通过研究基于多信号模型的可测性建模和分析方法,提出一种基于Visio控件构建图形化建模系统的设计方法.结合具体示例给出了多信号模型的建模方法和故障测试依赖矩阵的求法,并分析了示例的模糊组、未检测故障、冗余测试、隐藏故障、掩盖故障、故障检测率和隔离率等可测性指标,其结果与应用TEAMS软件的分析结果一致.实践证明:该方案是可行的,对开发可测性辅助分析软件具有参考价值.     

Design for testability using behavioral models

A systematic approach to analog design-for-testability is presented. This approach uses behavioral models for fault simulation so that objective comparisons can be made between alternative test configurations. Design tradeoffs involved in circuit positioning are discussed. Its suitability for use with application-specific integrated circuit (ASIC) design strategies is demonstrated. This technique is especially well suited to an ASIC environment because the models can be reused and combined to form a library. The fault models should improve with time as more data is collected for a given block. The behavioral models can also be used to decide what specifications a block will need to function properly in a given system, which is very useful in the design phase for determining how well blocks will fit together or how much linearity or signal swing a given block will need to achieve a certain high-level system specification     

Testing digital safety system software with a testability measure based on a software fault tree

Using predeveloped software, a digital safety system is designed that meets the quality standards of a safety system. To demonstrate the quality, the design process and operating history of the product are reviewed along with configuration management practices. The application software of the safety system is developed in accordance with the planned life cycle. Testing, which is a major phase that takes a significant time in the overall life cycle, can be optimized if the testability of the software can be evaluated. The proposed testability measure of the software is based on the entropy of the importance of basic statements and the failure probability from a software fault tree. To calculate testability, a fault tree is used in the analysis of a source code. With a quantitative measure of testability, testing can be optimized. The proposed testability can also be used to demonstrate whether the test cases based on uniform partitions, such as branch coverage criteria, result in homogeneous partitions that is known to be more effective than random testing. In this paper, the testability measure is calculated for the modules of a nuclear power plant's safety software. The module testing with branch coverage criteria required fewer test cases if the module has higher testability. The result shows that the testability measure can be used to evaluate whether partitions have homogeneous characteristics.     

可编程数字控制精密延时电路设计

设计一种基于斜波式发生器原理可编程数字控制精密延时电路,用恒流源电路充放电和18位的DA转换器分别接入高速比较器的两端,DA转换器预先设定一电压基准,恒流源充电电容达到电压基准,高速比较器开始反转,形成一个触发脉冲信号,然后充电电容通过高速二极管快速放电重新计时。设计成18bit数字控制可编程动态范围2ps的采集时间间隔,提高采集信号的精度和频率。     

基于Pspice仿真的数模混合电路故障诊断方法研究

本文研究了利用Pspice仿真软件进行数模混合电路故障诊断的方法 ,设计了虚拟测试设备以实现对电子线路的测试与诊断 ,并结合一七彩灯控制电路 ,详细说明了故障诊断的具体方法和步骤 ,为电路测试与诊断提供一些新的思路。     

Design for testability techniques for CMOS combinational gates

The design of easily testable CMOS combinational circuits is discussed. Two CMOS structured design techniques are presented. The novelty of this approach is the complete fault detection of single- and multiple-line stuck-at, transistor stuck-open, and stuck-on faults for combinational circuits. The test algorithm requires only minimal modifications to detect a large number of bridging faults. These techniques are both based on the addition of two transistors, a P-FET and an N-FET, which are placed in series between the P and N sections. In the first case (dynamic fully CMOS, DFCMOS), the transistors are controlled by a single input; in the other case (testable fully CMOS, TFCMOS), there is one input for each additional transistor. The test procedure is presented, and it is shown that multiple fault detection can be easily achieved     

基于仿真的电子元器件故障模型研究

  故障知识获取是基于知识的电路故障诊断方法的瓶颈问题,严重限制了电子设备智能诊断系统的发展.提出了基于仿真获得故障知识的方法,介绍了数字/模拟电子元器件的故障模式仿真模型的建立方法.采用FMECA分析法选择仿真对象,有效地减少了故障注入的次数.建立故障仿真模型库,降低了编写仿真文件的难度.通过数模混合电路验证了故障模型的有效性.     

A new ADC circuit for nuclear spectroscopy based on digital signal processing techniques

A 12-bit analog-to-digital converter (ADC) circuit for nuclear spectroscopy applications was developed using a digital signal processor (DSP) as the central processing element.

The DSP runs a program that builds the distribution function of data collected by the ADC (the multichannel analyzer algorithm) and simultaneously corrects the ADC differential nonlinearity (DNL) by the sliding scale method. The acquisition routine runs in 4 μs.

The conversion time, when the faster versions of the ADC are used, is well below 10 μs. The resulting DNL is better than 0.4% and the integral nonlinearity <0.002%.     

轨道不平顺检测中数字补偿滤波器的设计及仿真

轨道不平顺是影响列车安全舒适的主要因素，轨检车可实时准确的检测出轨道不平顺状态；但车速的变化会使传感器信号发生畸变和衰减，使分析数据失真。为了消除车速的影响，分析了轨检系统中数字补偿滤波器的理论及设计方法，最后进行了CCS5000仿真验证。结果表明，数字补偿滤波器能够消除前端有用信号的衰减，且可达到较高的精度。