新型联想记忆神经网络的硬件实现研究

论文研究了一种新型联想记忆神经网络的硬件实现,并给出了运行框图及其说明。每个神经元由一个功能简单的微处理单元和一组存储单元构成,存储在连接中的数据,转移到相应的目标神经元的E2PROM中,由一个微处理器控制所有神经元的运行和作为与外部设备的接口,硬件网络本身同时实现了回忆和记忆功能。     

几种新型非易失存储器的原理及发展趋势

介绍几种有发展潜力的新型非易失存储器的原理,如铁电存储器、磁性随机存储器、相变存储器和阻变存储器等,并在性能方面作了对比,最后对存在的问题和发展趋势进行了分析。     

一种高速汉明距发生器的实现与应用

通过对同步系统中汉明距发生器的关键部分———累加器实现方法的对比论证,给出了一种节省资源、鲁棒性强的高速汉明距发生器的设计方案;通过FPGA进行了设计仿真;给出了该汉明距发生器在同步系统中的应用方法;最终将该设计应用于一种高速卫星帧同步系统中。     

二进神经网络中汉明球的逻辑意义及一般判别方法

剖析二进神经元的逻辑意义对二进神经网络的规则提取是十分重要的，在布尔空间中，汉明球是一种线性可分的空间结构，如何从汉明球中提取出具有清晰逻辑意义的规则是二进神经网络研究的一个问题，通过对MofN规则表达形式的扩展，分析了汉明球的逻辑意义，提出了表达汉明球逻辑意义的LEM规则和GEM规则方法，并且讨论了汉明球和汉明补球的等价性，另一个重要的结果是证明了二进神经元和汉明球等价的充要条件，从而建立了判别汉明球的一般方法。     

二进神经网络中汉明球突的判定及其逻辑意义

在布尔空间中,汉明球突表达了一类结构清晰的布尔函数, 由于其特殊的几何特性,存在线性可分与线性不可分两种空间结构. 剖析汉明球突的逻辑意义对二进神经网络的规则提取十分重要, 然而,从线性可分的汉明球突中提取具有清晰逻辑意义的规则, 以及如何判定非线性可分的汉明球突,并得到其逻辑意义,仍然是二进神经网络研究中尚未很好解决的问题. 为此,本文首先根据汉明球突在汉明图上的几何特性, 采用真节点加权高度排序的方法, 提出对于任意布尔函数是否为汉明球突的判定算法;然后, 在此基础上利用已知结构的逻辑意义, 将汉明球突分解为若干个已知结构的并集,从而得到汉明球突的逻辑意义; 最后,通过实例说明判定任意布尔函数是否为汉明球突的过程, 并相应得到汉明球突的逻辑表达.     

一种基于MRⅡ算法的三层二值双向联想记忆网络

传统的两层二值双向联想记忆(BAM)网络因其结构的限制存在着存储容量有限、区分小差别模式和存储非正交模式能力不足的缺陷,结构上将其扩展至三层网络是一个有效的解决思路,但是三层二值BAM网络的学习是一个难题,而三层连续型BAM网络又存在处理二值问题不方便的问题。为了解决这些问题,提出一种三层结构的二值双向联想记忆网络,创新之处是采用了二值多层前向网络的MRⅡ算法实现了三层二值BAM网络的学习。实验结果表明,基于MRⅡ算法的三层二值BAM网络极大地提高了网络的存储容量和模式区分能力,同时保留了二值网络特定的优势,具有较高的理论与实用价值。     

MPLS二、三层VPN实现与分析

采用MPLS技术组建的IP主干网对VPN有着有力的支持,MPLS技术可以在二、三层上实现VPN,但两种方法各有优缺点。文中描述了MPLS隧道技术的主要思想,分析了基于MPLS技术的二、三层VPN工作机制,比较了MPLS二、三层VPN的工作特点,提出了要根据VPN网络设计性能和目标,合理选择基于MPLS技术的VPN方案组建所需要的VPN。     

基于非易失存储器的事务存储系统综述

随着非易失存储器的出现和广泛使用,存储体系结构正在发生根本改变.传统数据库系统与文件系统事务处理技术大多基于磁盘设备,设计之初并未考虑非易失存储器特性.为了充分利用非易失存储器特性,缩小计算机系统的I/O性能与CPU处理性能之间的差距,基于非易失存储器的事务存储系统与技术成为了研究热点.首先讨论了软件层事务处理技术的现状,分别介绍了传统数据库系统与文件系统事务处理常用技术;然后依据闪存和相变内存进行划分,对现有基于非易失存储器的事务存储系统与技术进行了讨论;最后给出了基于非易失存储器的事务存储系统研究展望.在基于闪存的事务存储相关研究中,首先分析了使用传统设备接口闪存设备加速事务处理的系统设计,然后重点分析了基于专用事务接口的事务闪存存储系统研究,并对基于闪存的事务存储系统不同研究进行了比较.在基于相变内存的事务存储相关研究中,分别分析并比较了相变内存在主存环境和外存环境提供事务处理的技术,重点讨论了日志与缓存融合技术、细粒度日志技术等关键问题.     

面向新型非易失存储器的文件级磨损均衡机制

自旋转移力矩磁存储器(spin transfer torque random access memory, STTRAM)和磁阻式随机存储器(magnetic random access memory, MRAM)等新型存储器具有接近于DRAM的访问速度,是构建高性能外存系统和提高计算机系统性能的重要手段,但有限的写次数是其重要局限之一.设计了文件系统级磨损均衡机制,使用Hash函数分散文件在外存中的存储,避免在创建和删除文件时反复分配某些存储块,通过分配文件空间时选择写次数较低的存储块,避免写操作的集中;使用主动迁移策略,在外存系统I/O负载较低时主动迁移写次数较高的数据块,减少磨损均衡机制对I/O性能的影响.最后在开源的基于对象存储设备Open-osd上实现了面向新型存储器文件系统级磨损均衡机制的原型,使用存储系统通用测试工具filebench和postmark的多个通用数据集进行了测试与分析,验证了基于新型存储器的文件系统级磨损均衡机制能稳定地将存储块写次数差减少到原来的1/20左右,同时最高仅损失了6%的I/O性能和增加了0.5%的额外写操作,具有高效和稳定的特性.     

基于动态权衡的新型非易失存储器件体系结构研究综述

作为现有存储器的潜在替代技术,新型非易失存储器受到了来自学术界和工业界越来越多的关注.目前,制约新型非易失存储器广泛应用的主要问题包括写延迟长、写操作动态功耗高、写寿命有限等.针对这些问题,传统的解决方法是利用计算机体系结构的方法,通过增加层或者调度的方式加以避免或隐藏.但是,这类解决方案往往存在软硬件开销大、无法同时针对不同问题进行优化等问题.近年来,随着对新型非易失存储材料研究的深入,一系列器件自身所包含的动态权衡特性被陆续发现,这也为体系结构研究提供了新的机遇.基于这些器件自身的动态权衡特性,研究人员提出了一系列新的动态非易失存储器优化方案.与传统的优化方案相比,这类新型方案具有额外硬件开销小、可同时针对多个目标进行优化等优点.首先对非易失存储器存在的问题及传统的优化方案进行了概括;然后对非易失存储器件中3个重要的动态权衡关系进行了介绍;在此基础上,对近年来出现的一系列基于非易失存储器动态权衡特性的体系结构优化方案进行梳理;最后,对此类研究的特点进行了总结,并对未来的发展方向进行了展望.     

Generalizations of the Hamming Associative Memory

This Letter reviews four models of associative memory which generalize the operation of the Hamming associative memory: the grounded Hamming memory, the cellular Hamming memory, the decoupled Hamming memory, and the two-level decoupled Hamming memory. These memory models offer high performance and allow for a more practical hardware realization than the Hamming net and other fully interconnected neural net architectures.     

具有二级模式的多状态神经元联想记忆网络

提出了一种新型的联想记忆神经网络,神经元的状态为向量,含N个神经元的网络中存储的模式由N个具有M个分量的二级模式组成,每个模式存储在一个由N个连接组成的“模式环”中,连接由“连接状态”和“禁止路径”组成,前者用于存储二级模式,后者用于消除假模式,回忆时允许输入不完整的模式,记忆容量为(N-1)！。     

多端口存储控制器的设计与实现

本论文在研究了SDRAM器件基本原理及系统应用规范后,提出了多端口存储控制器的设计方案,并从总体设计构想到各逻辑细节实现都进行了详细描述。根据SDRAM器件的控制时序特点,采用VHDL状态机的设计方法实现了多端口存储控制器的技术。     

From Bidirectional Associative Memory to a noise-tolerant, robust Protein Processor Associative Memory

Protein Processor Associative Memory (PPAM) is a novel architecture for learning associations incrementally and online and performing fast, reliable, scalable hetero-associative recall. This paper presents a comparison of the PPAM with the Bidirectional Associative Memory (BAM), both with Kosko's original training algorithm and also with the more popular Pseudo-Relaxation Learning Algorithm for BAM (PRLAB). It also compares the PPAM with a more recent associative memory architecture called SOIAM. Results of training for object-avoidance are presented from simulations using player/stage and are verified by actual implementations on the E-Puck mobile robot. Finally, we show how the PPAM is capable of achieving an increase in performance without using the typical weighted-sum arithmetic operations or indeed any arithmetic operations.     

位平面编码存储优化算法及FPGA设计

提出一种基于子块的存储优化算法,可用于解决现有JPEG2000位平面编码器中存在的访问编码块存储器模式失配问题.采用将编码块划分成4×4的子块独立进行编码的策略,将访问同一小波系数的时间间隔从3N2Δt减少至48Δt,同时将访问编码块存储器的次数从(3K-2)N2降低至N2W.该算法不仅兼容现有各种加速技术,而且增加了子块并行的机会.基于FPGA平台实现了一种子块并行合并样本并行的位平面编码器结构,能够将编码时间复杂度从O(N2)降低至O(N),同时节省状态信息存储39%以上.实验结果表明,与目前最快的三层并行结构相比,文中设计的加速比达到了1.3.     

多端口存储控制器的设计与实现

本论文在研究了SDRAM器件基本原理及系统应用规范后，提出了多端口存储控制器的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据SDRAM器件的控制时序特点，采用VHDL状态机的设计方法实现了多端口存储控制器的技术。     

一种参数化模糊联想记忆网络的鲁棒性分析

基于最大运算Max以及带参数ξ的t-模Tξ的模糊关系合成,提出一种参数化的广义模糊联想记忆网络Max-Tξ FAM及一种有效学习算法。由于Tξ中参数ξ的作用,在应用中Max-Tξ FAM有更大的适应性和灵活性。从理论上证明采用该学习算法时,对任意 ,Max-Tξ FAM对训练模式摄动的鲁棒性差。通过一个图像联想方面的实验检验了该结论的正确性。     

复形态双向联想记忆网络及其性能分析

基于复数环(C,∨,∧,+)提出了复形态双向联想记忆网络模型,给出了神经网络实现双向完全联想记忆的条件,并分析了自联想的存储能力、稳定性和收敛性及神经网络的抗噪声能力.当复数虚部取零时即为实数,实数域形态双向联想记忆网络就是复数域形态双向联想记忆网络的特例.最后通过仿真实验验证复形态双向联想记忆网络的有效性.     

非线性连续联想记忆神经网络的分析和优化设计

研究非线性连续联想记忆神经网络的渐近稳定性,得出几个定理.在此基础上,提出了一种优化设计方法,并给出了理论证明.目前已有的若干结论是本文所得定理的特例.