共查询到18条相似文献,搜索用时 62 毫秒
1.
报道了一款低噪声、低功耗、增益可调的音频功率放大器的设计.该功率放大器在电源电压为5V,输入信号频率为1kHz,驱动负载为16Ω,输出功率为120mW时的总谐波失真仅为0.1%.此音频功率放大器的增益允许以每台阶为1.5dB在 12~-34.5dB之间变化,共32个台阶,内部的放大器电路是该用于驱动耳机的音频功率放大器的核心.介绍了功率放大器的电路结构、放大器的主要模块、最终版图和测试结果,最后此电路在上华0.6μm双层多晶硅、双层金属的CMOS工艺上实现. 相似文献
2.
报道了一款低噪声、低功耗、增益可调的音频功率放大器的设计.该功率放大器在电源电压为5V,输入信号频率为1kHz,驱动负载为16Ω,输出功率为120mW时的总谐波失真仅为0.1%.此音频功率放大器的增益允许以每台阶为1.5dB在+12~-34.5dB之间变化,共32个台阶,内部的放大器电路是该用于驱动耳机的音频功率放大器的核心.介绍了功率放大器的电路结构、放大器的主要模块、最终版图和测试结果,最后此电路在上华0.6μm双层多晶硅、双层金属的CMOS工艺上实现. 相似文献
3.
文章首先详细研究了D类音频放大器和相关的BiCMOS的基本原理和结构,并在此基础上综合现阶段国内市场对D类功率放大器的需求,开发了基于0.6μm特征线宽、双层多晶、双层金属的多晶发射极BiCMOS工艺的D类功率放大器。该D类音频放大器,在5V电压下可以以1.4W/Ch的功率驱动阻抗为8的负载。它同样可驱动阻抗为4的负载,5V电压下提供的最大功率为2.1W/Ch。同时还详细描述了前置音频放大器,三角波产生电路、比较器,死区控制电路,输出驱动电路等子模块的设计内容。电路在Cadence环境下进行设计和仿真验证,经过仿真表明电路设计性能良好,符合设计要求,可广泛应用于便携式电子产品。 相似文献
4.
提出了一种基于0.5μm5VCMOS工艺的低噪声PWM调制D类音频功率放大器。该放大器在5V电源电压下以全桥方式可以驱动4Ω负载输出2.5W功率;转换效率等于87%,信噪比达94dB(负载8Ω,输出功率1W);THD+N仅0.05%(负载4Ω,输出功率1W);PSRR为68dB(频率1kHz)。分析了整体电路结构及其线性化模型,并着重介绍了高性能前置斩波稳定运算放大器(开环增益117dB,等效输入噪声16μV.Hz-1/2),线性三角波振荡电路(斜率偏差仅±0.2%)和功率器件、驱动电路的设计。最后给出了D类放大器的测试结果。 相似文献
5.
针对准第四代无线通信技术TD-LTE中2.570~2.620 GHz频段的应用,设计了一款基于IBM SiGe BiCMOS7WL工艺的射频功率放大器。该功率放大器工作于AB类,采用单端结构,由两级共发射极电路级联构成,带有基极镇流电阻,除两个谐振电感采用片外元件外,其他全部元件均片上集成,芯片面积为(1.004×0.736)mm2。测试结果表明,在3.3 V电源电压下,电路总消耗电流为109 mA,放大器的功率增益为16 dB,输出1 dB增益压缩点为15 dBm。该驱动放大器具有良好的输入匹配,工作稳定。 相似文献
6.
基于0.13 μm CMOS工艺,采用多频点叠加的方式,设计了一种K波段宽带功率放大器。输入级采用晶体管源极感性退化方式,实现了宽带输入匹配。驱动级采用自偏置共源共栅放大器,为电路提供了较高的增益。输出级采用共源极放大器,保证电路具有较高的输出功率。后仿真结果表明,在26 GHz处,该功率放大器的增益为22 dB,-3 dB带宽覆盖范围为22.5~30.5 GHz,输出功率1 dB压缩点为8.51 dBm,饱和输出功率为11.6 dBm,峰值附加功率效率为18.7%。 相似文献
7.
介绍了一种高效F3/E类功率放大器的设计方法,该放大器将F类功率放大器的谐波控制电路引入逆E类功率放大器的负载网络,以改善放大器性能。此电路结构提升了放大器的功率输出能力,降低了电路对功率放大器管器件漏极耐压特性的要求,增强了器件工作时的安全性。详细阐述了该放大器的设计过程,并给出了负载网络各器件的最佳设计取值方程。选用GaNHEMT器件研制了S频段F3/E类功率放大器测试电路。实测结果表明该放大器在驱动功率为27 dBm时,可获得40.3 dBm的输出功率,具有13.3 dB增益,工作效率高达78.1%,功率附加效率为75.2%。实测结果与仿真结果吻合,验证了设计方法的正确性。 相似文献
8.
9.
根据电压控制增益电路理论及放大器设计原理,设计制作了一种基于GaAs工艺的可变增益功率放大器单片微波集成电路(MMIC)。采用电路仿真ADS软件进行了原理图及版图仿真,研究了增益控制电路在放大器中的位置对性能的影响。最终实现了在6~9 GHz频率范围内,1 dB压缩点输出功率大于33 dBm,当控制电压在-1~0 V之间变化时,放大器的增益在5~40dB之间变化,增益控制范围达到了35 dB。将功率放大器与增益控制电路制作在同一个单片集成电路上,面积仅为3.5 mm×2.3 mm,具有灵活易用、集成度高和成本低的特点,可广泛应用于卫星通信和数字微波通信等领域。 相似文献
10.
11.
低压、低功耗SOI电路的进展 总被引:3,自引:1,他引:2
最近 IBM公司在利用 SOI(Silicon- on- insulator)技术制作计算机中央处理器 (CPU)方面取得了突破性的进展 ,该消息轰动了全世界。SOI电路最突出的优点是能够实现低驱动电压、低功耗。文中介绍了市场对低压、低功耗电路的需求 ,分析了 SOI低压、低功耗电路的工作原理 ,综述了当前国际上 SOI低压、低功耗电路的发展现状。 相似文献
12.
提出了一种低压低功耗有源电感(LVLPAI)。它由新型正跨导器、负跨导器以及电平转换模块构成。其中,电平转换模块与新型正跨导器的输入端和负跨导器的输出端连接,同时,新型正跨导器采用了PMOS晶体管,并将栅极和衬底短接,最终使得有源电感可在低压下工作,且在不同频率下具有低的功耗。基于0.18 μm RF CMOS工艺进行性能验证,并与传统AI进行对比。结果表明,LVLPAI和传统AI比较,在1.5 GHz、2.7 GHz、4.4 GHz这三个频率处分别取得三个电感值3 326 nH、1 403 nH、782 nH的条件下,前者和后者的工作电压分别为0.8 V、1 V、1.2 V和1.5 V、1.6 V和1.7 V,分别下降了46.7%、37.5%、29.4%;功耗分别为0.08 mW、0.25 mW、0.53 mW和0.14 mW、0.31 mW、0.62 mW,分别下降了42.9%、19.4%、14.5%。 相似文献
13.
针对无线传感器网络(Wireless sensor networks,WSNs)的能耗问题,在保证低延迟率的前提下,通过降低空闲模式下的能量消耗,提出一种适用于大型树簇状无线传感器网络结构的位图辅助式低功耗算法(Bit-map assisted low power algorithm,BALPA),建立了能量模型。仿真结果表明:此算法和传统TDMA、低功耗TDMA(E-TDMA)算法相比,在相同参数下,最多能减少35%的能耗,显著降低能量开销和数据包延迟速度,延长系统的使用寿命。 相似文献
14.
设计并实现了一种使用0.13μm CMOS 工艺制造的低电压低功耗串行收发器.它的核心电路工作电压为1V,工作频率范围为2.5~5GHz.发送器包括一个20:1的串行器和一个发送驱动器,其中发送驱动器采用了预加重技术来抵消传输信道对信号的衰减,降低信号的码间串扰.接收器包括一个输入信号预放大器,两个1:20的解串器以及时钟恢复电路.在输入信号预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度.测试表明,收发器功耗为127mW/通道.发送器输出信号均方根抖动为4ps.接收器在输入信号眼图闭合0.5UI,信号差分峰-峰值150mV条件下误码率小于10-12. 相似文献
15.
设计并实现了一种使用0.13μm CMOS 工艺制造的低电压低功耗串行收发器.它的核心电路工作电压为1V,工作频率范围为2.5~5GHz.发送器包括一个20:1的串行器和一个发送驱动器,其中发送驱动器采用了预加重技术来抵消传输信道对信号的衰减,降低信号的码间串扰.接收器包括一个输入信号预放大器,两个1:20的解串器以及时钟恢复电路.在输入信号预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度.测试表明,收发器功耗为127mW/通道.发送器输出信号均方根抖动为4ps.接收器在输入信号眼图闭合0.5UI,信号差分峰-峰值150mV条件下误码率小于10-12. 相似文献
16.
设计了一种满足全双工通信模式的功率放大器。重点介绍了降低输出噪声的设计方法,对分析指标进行了计算;同时对功率放大器热保护电路进行描述;最后给出了测试结果,满足了设计指标要求。该功率放大器已应用于某全双工通信设备且工作良好。 相似文献
17.
提出了一种低电压、低功耗、中等精度的带隙基准源,针对电阻分流结构带隙基准源在低电源电压下应用的不足作出了一定的改进,整体电路结构简单且便于调整,同时尽可能地减少了功耗.该电路采用UMC 0.18 μm Mixed Mode 1.8 V CMOS工艺实现.测试结果表明,电路在1 V电源电压下,在-20~30℃的温度范围内,基准电压的温度系数为20×10-6/℃,低频时的电源电压抑制比为-54 dB,1 V电源电压下电路总功耗仅为3μW. 相似文献
18.
低功耗设计已经成为片上系统(SoC)设计的主题.当今的设计已经从过去的性能、面积二维目标转变为性能、面积和功耗的三维目标.本文深入探讨了片上系统设计中的低功耗设计策略,在晶体管和逻辑门级、寄存器传输级和系统结构级各设计抽象层次上阐述了低功耗设计所面临的问题,并给出了各级的低功耗优化策略. 相似文献