Circuit design of a novel FPGA chip FDP2008

A novel FPGA chip FDP2008 (Fudan Programmable Logic) has been designed and implemented with the SMIC 0.18μm CMOS logic 1P6M process. The new design method means that the configurable logic block can be configured as distributed RAM and a shift register. A universal programmable routing circuit is also presented; by adopting offset lines, complementary hanged end-lines and MUX + Buffer routing switches, the whole FPGA chip is highly repeatable, and the signal delay is uniform and predictable over the total chip. A standard configuration interface SPI is added in the configuration circuit, and a group of highly sensitive amplifiers is used to magnify the read back data. FDP2008 contains 20 × 30 logic TILEs, 200 programmable IOBs and 10 × 4 kbit dual port block RAMs. The hardware software cooperation test shows that FDP2008 works correctly and efficiently.     

抗辐射128kb PDSOI静态随机存储器

介绍在部分耗尽绝缘体上硅(PD SOI)衬底上形成的抗辐射128kb静态随机存储器.在设计过程中,利用SOI器件所具有的特性,对电路进行精心的设计和层次化版图绘制,通过对关键路径和版图后全芯片的仿真,使得芯片一次流片成功.基于部分耗尽SOI材料本身所具有的抗辐射特性,通过采用存储单元完全体接触技术和H型栅晶体管技术,不仅降低了芯片的功耗,而且提高了芯片的总体抗辐射水平.经过测试,芯片的动态工作电流典型值为20mA@10MHz,抗总剂量率水平达到500krad(Si),瞬态剂量率水平超过2.45×1011 rad(Si)/s.这些设计实践必将进一步推动PD SOI CMOS工艺的研发,并为更大规模抗辐射电路的加固设计提供更多经验.     

总剂量辐照加固的PDSOI CMOS 3线-8线译码器

报道了一种制作在SIMOX晶圆之上的总计量加固的2μm部分耗尽SOI CMOS 3线-8线译码器电路,其辐照特性由晶体管的阚值电压、电路的静态泄漏电流以及电流电压特性曲线表征.实验表明,该译码器的抗总剂量能力达3×105rad(Si),nMOS管和pMOS管在最坏情况下前栅沟道阈值漂移分别小于20和70mV,并且在辐照、退火以及后续追加辐照过程中无明显的泄漏电流增加,电路的功能并未退化.     

A radiation-hardened SOI-based FPGA

A radiation-hardened SRAM-based field programmable gate array VS 1000 is designed and fabricated with a 0.5 μm partial-depletion silicon-on-insulator logic process at the CETC 58th Institute.The new logic cell (LC),with a multi-mode based on 3-input look-up-table (LUT),increases logic density about 12％ compared to a traditional 4-input LUT.The logic block (LB),consisting of 2 LCs,can be used in two functional modes:LUT mode and distributed read access memory mode.The hierarchical routing channel block and switch block can significantly improve the flexibility and routability of the routing resource.The VS1000 uses a CQFP208 package and contains 392 reconfigurable LCs,112 reconfigurable user I/Os and IEEE 1149.1 compatible with boundaryscan logic for testing and programming.The function test results indicate that the hardware and software cooperate successfully and the VS 1000 works correctly.Moreover,the radiation test results indicate that the VS 1000 chip has total dose tolerance of 100 krad(Si),a dose rate survivability of 1.5 × 1011 rad(Si)/s and a neutron fluence immunity of 1 × 1014 n/cm2.     

GaAs 10 bit DAC的抗辐射设计和实验

通过分析砷化镓(GaAs)器件的电离辐射剂量率辐照机理和效应,结合电路结构,描述了砷化镓10 bit数模转换器(DAC)的电离辐射剂量率辐射效应、抗辐射设计和辐照实验。在电路设计上,10 bit DAC由两个5 bit DAC组成,通过芯片内部合成10 bit DAC,有效降低了芯片面积和制造工艺难度;通过分析电路的电离辐射剂量率辐射效应,针对敏感电路进行局部电路的抗辐射设计,提高电路抗辐射能力;结合实验条件和器件引线分布,设计合理的辐照实验方案,开发辐照实验电路板,进行辐照实验,获得科学的实验结果,验证电路的抗辐射能力。实验结果表明该数模转换器能够抗3×1011rad(Si)/s剂量率的瞬时辐照。     

基于SOI的抗辐射加固FPGA芯片

介绍抗辐射VS1000 FPGA芯片架构及其设计实现。改进的基于3输入查找表的多模式逻辑单元,与传统的基于4输入查找表相比,可以提高约12%的逻辑利用率。逻辑模块由两个逻辑单元组成,可以被配置成两种工作模式：LUT模式和分布式RAM模式。新颖的层次化布线通道模块和开关模块可以极大的提高布线资源的布通率。VS1000芯片包括392个可编程逻辑单元,112个用户IO以及与IEEE 1149.1兼容的边界扫描逻辑,采用0.5 um部分耗尽绝缘体上硅CMOS工艺全定制设计并流片。功能测试结果表明, 芯片软硬件能够成功配合且实现用户特定功能。抗辐照实验结果表明,抗总剂量水平超过100Krad(Si), 抗瞬态剂量率水平超过1.510¹¹rad(Si)/s,抗中子注入量水平达到110¹⁴ n/cm²。     

总剂量辐照加固的PDSOI CMOS 64k静态随机存储器

在国内首次使得1.2μm部分耗尽SOI 64k静态随机存储器的抗总剂量能力达到了1×106 rad(Si),其使用了SIMOX晶圆. 在-55～125℃范围内,该存储器的数据读取时间几乎不变.在经过剂量为1×106 rad(Si)的总剂量辐照后,该存储器的数据读取时间也几乎不变,静态功耗仅从辐照前的0.65μA变化为辐照后的0.8mA,远远低于规定的10mA指标;动态功耗仅从辐照前的33mA变化为辐照后的38.1mA,远远低于规定的100mA指标.     

Rail to rail radiation hardened operational amplifier in standard CMOS technology with standard layout techniques

This work presents a rail-to-rail operational amplifier hardened by design against ionizing radiation at circuit level, using only standard layout techniques. Not changing transistor layout, for instance by using enclosed layout structures, allows design and simulation using the standard models provided by the foundry. The circuit was fabricated on a standard 0.35 μm CMOS process, and submitted to a total ionizing dose (TID) test campaign using a ⁶⁰Co radiation source, at a dose rate of 0.5 rad(Si)/s, reaching a final accumulated dose of 500 krad(Si). The circuit proved to be radiation tolerant for the tested accumulated dose. The design practices used to mitigate TID effects are presented and discussed in detail.     

一种高效高速的大容量FPGA电路功能验证方法

对大容量FPGA芯片进行功能验证时,如何提高验证效率以及验证用例的覆盖率已经成为缩短总体产品时间所面临的挑战.针对上述问题,提出了一种高效、高速的大容量FPGA电路验证方法,可以根据验证用例需求,利用FPGA预先配置一定的功能,通过采取不同的配置文件得到最优网表.该验证方法具有灵活动态配置网表功能,可以节省仿真资源80％左右,大幅度缩短仿真时间,仿真器运行速度至少提高20倍,同时可以提高验证效率,最大限度地提高验证电路的覆盖率,能够满足大容量电路功能仿真的需求.该验证方法已成功应用于大容量FPGA电路功能验证工程实践中.     

基于DSP和FPGA的电视观瞄系统设计

提出了一种基于ADSP2183和EP2S30F484的电视观瞄系统的设计与实现方案。系统以FPGA为处理核心,实现红外数字视频信号的实时图像处理,DSP实现了部分的图像处理算法和FPGA的控制逻辑,并响应中断,实现数据通信和存储。详细讨论了DSP和FPGA的硬件设计,通信接口以及FPGA的配置方案,并介绍了DSP的程序流程。经多项实验表明:此系统实时性良好、工作稳定可靠,达到了电视观瞄系统设计要求。     

一种Xilinx FPGA有效配置位保护方法

机载电子设备中广泛采用的静态随机存储器(Static Random Access Memory,SRAM)型现场可编程门阵列(Field Programmable Gate Array,FPGA)易受到大气中子辐射的影响而发生单粒子翻转.为了提高抗干扰能力,针对SRAM型FP GA需要进行抗单粒子翻转防护,提出了一种X...     

FPGA高性能查找表的设计与实现

从电路角度探讨了查找表(LUT)实现原理,基于双相不交叠时钟,设计实现了一种LUT,能高效地完成移位寄存器与RAM的功能扩展。基于SMIC0.25μmCMOS工艺优化设计了对应的版图,给出了相应的HSPICE仿真结果。此电路结构增强了逻辑块的性能,提高了FPGA的整体效率与灵活性,已被应用于FPGA的设计中。     

FPGA自动加载系统设计实现

针对FPGA可以在每次上电时自动获取配置文件的需求,提出了一种由USB芯片和FLASH芯片、CPLD组成的可对FPGA上电后自动加载的系统。该系统可以通过USB芯片和CPLD将PC中的FPGA配置文件写入FLASH芯片,并且在CPLD的控制下将配置文件以PS模式配置给FPGA。测试表明,该系统可以在上电时自动对FPGA进行加载,弥补了FPGA掉电后数据消失的不足。     

基于SOI工艺的二极管瞬时剂量率效应数值模拟

为研究SOI MOS器件中寄生PN二极管在瞬时剂量率辐射下产生的光电流效应,采用TCAD工具,对0.13 μm SOI工艺的PN二极管进行建模,数值模拟了二极管光电流变化与不同瞬态γ剂量率辐照之间的关系.通过模拟PN+型、P+N型两种二极管结构在不同偏置电压、不同剂量率辐射下的抗瞬时剂量率辐射能力,可以得出当瞬时剂量率...     

采用FPGA实现突发QPSK调制器

提出了一种采用FPGA技术实现QPSK调制器的方案。具体介绍了如何利用FPGA实现QPSK调制的各个处理过程,并进行了电路设计和调试。通过实际测试证实了方案的可行性,同时由于本方案调制算法主要采用FPGA实现,设计灵活,便于调试和升级。     

Xilinx FPGA上电时序分析与设计

提出了由于FPGA容量的攀升和配置时间的加长,采用常规设计会导致系统功能失效的观点.通过详细描述Xilinx FPGA各种配置方式及其在电路设计中的优缺点,深入分析了FPGA上电时的配置步骤和工作时序以及各阶段I/O管脚状态,说明了FPGA上电配置对电路功能的严重影响,最后针对不同功能需求的FPGA外围电路提出了有效的设计建议.     

SIMOX埋氧层的总剂量辐射硬度对埋氧层中注氮剂量的敏感性

为了提高SIMOX(separation-by-implanted-oxygen)SOI(silicon-on-insulator)结构中埋氧层(BOX)的总剂量辐射硬度,埋氧层中分别注入了2×1015和3×1015cm-2剂量的氮.实验结果表明,在使用Co-60源对埋氧层进行较低总剂量的辐照时,埋氧层的总剂量辐射硬度对注氮剂量是非常敏感的.尽管埋氧层中注氮剂量的差别很小,但经5×104 rad(Si)剂量的辐照后,注入2×1015cm-2剂量氮的埋氧层表现出了比未注氮埋氧层高得多的辐射硬度,而注入3×1015cm-2剂量氮的埋氧层的辐射硬度却比未注氮埋氧层的辐射硬度还低.然而,随辐照剂量的增加(从5×104到5×105rad(Si)),这种埋氧层的总剂量辐射硬度对注氮剂量的敏感性降低了.采用去掉SOI顶硅层的MOS高频C-V技术来表征埋氧层的总剂量辐射硬度.另外,观察到了MSOS(metal-silicon-BOX-silicon)结构的异常高频C-V曲线,并对其进行了解释.     

一种双极工艺下抗辐照PWM推挽转换电路的研究

利用双稳态竞争原理,通过状态保持电路和状态转换电路的配合,实现一种基于双极器件的PWM推挽转换电路,该电路对辐照后双极器件的电流增益退化不敏感.采用华越双极2μm工艺进行流片而没有进行任何工艺加固.并在Co-60辐照源,5.6rad(Si)/s剂量率,100krad(Si)总剂量的条件下进行抗辐照实验,结果表明,单管的...     

A 4-Mbit CMOS EPROM

A high-density (512K-word/spl times/8-b) erasable programmable read-only memory (EPROM) has been designed and fabricated by using 0.8-/spl mu/m n-well CMOS technology. A novel chip layout and a sense-amplifier circuit produce a 120-ns access time and a 4-mA operational supply current. The interpoly dielectric, composed of a triple-layer structure, realizes a 10-/spl mu/s/byte fast programming time, in spite of scaling the programming voltage V/SUB PP/ from 12.5 V for a 1-Mb EPROM to 10.5 V for this 4-Mb EPROM. To meet the increasing demand for a one-time programmable (OTP) ROM, a circuit is implemented to monitor the access time after the assembly. A novel redundancy scheme is incorporated to reduce additional tests after the laser fuse programming. Cell size and chip size are 3.1/spl times/2.9 /spl mu/m/SUP 2/ and 5.86/spl times/14.92 mm/SUP 2/, respectively.     

抗辐射光电耦合器试验研究

针对光电耦合器中使用的发光二极管(LED)进行了不同的方案设计,并对相关的光电耦合器进行了钴-60γ总剂量试验研究,比较了光电耦合器的主要参数——电流传输比辐照前后的变化,从而得到了优化的发光二极管设计。采用自主设计生产的发光管材料制作了发光二极管,同时利用中国电子科技集团公司第十三研究所研制的探测器、晶体管以及陶瓷管壳制作了光电耦合器。在4 mA偏置下,经过300 krad(Si)γ(辐照剂量率为50 rad(Si)/s)电离总剂量辐照后,电流传输比平均下降了31.5%,优于国外光电耦合器的已知水平。在抗辐射光电耦合器中,采用正装、小发散角结构的发光二极管可进一步提高其抗辐射性能。