基于RAID的适度贪婪并行预取技术

Prefetching(预取)技术是在计算机体系设计中为提高系统性能而通常采用的一项重要技术。在RAID(廉价冗余磁盘阵列）系统中采用有效的预取技术可以缩短主机读请求的平均响应时间，提高磁盘阵列的数据吞吐率。在分析了一些主要应用模型的数据请求特性的基础上，实现了一种适度贪婪的并行预取算法，实验证明该预取技术对主机的连续大量数据读请求是十分有效的。     

基于存取模式的Cache预取自适应策略研究

不同的Cache预取策略适用于不同的存取模式。本文介绍了存储系统Cache预取技术的研究现状，从分析存取模式出发，构造了存取模式三元组模型，并在磁盘阵列上测试了适 用于复杂环境下的Cache预取自适应策略，结果证明，自适应策略能够在不同环境上获得磁盘阵列的最优性能。     

排队论在计算机存储系统性能中的应用和分析

I/O响应时间是衡量存储系统性能的重要指标。本文基于使用光纤通道磁盘阵列构建的存储区域网环境,利用排队论分析了不同预取策略对磁盘阵列I/O响应时间的影响,提出改进存储系统性能的方法。     

冗余交叉磁盘阵列性能研究

本文建立了冗余交叉磁盘阵列的队列模型，单盘和同步交叉磁盘阵列采用Ｍ／Ｇ／１排队模型，异步交叉磁盘阵列采用Ｆｏｒｋ／Ｊｏｉｎ排队模型，并利用这些模型对冗余交叉磁盘阵列的性能进行了分析，结果表明在系统请求率较大时，同步交叉磁盘阵列的性能大大优于异步交叉磁盘阵列，而系统请求率较小时，异步交叉磁盘阵列的性能与同步交叉磁盘阵列的性能差别不大，但随系统请求率和数据块的增大差别越来越大。     

多用户存储中自适应动态预取策略

通过分析多用户数据请求规律以及实时分解随机请求序列来获取顺序请求序列。基于对多用户顺序请求进行命令预分解和命中率统计,实现读预取长度自我学习。分析多用户预取率及系统负载与预取失效代价之间的关系,对常规自适应Cache策略进行优化,选择合适预取阈值等参数。与常规自适应预取策略相比,动态调整Cache策略的预取命中率提高了30%。有效解决了多用户访问共享存储系统的预取失效率高问题。     

基于聚类和ARMA时间序列的I/O区域预取

预取是提高存储系统性能的主要手段之一.但现有存储系统的设备层并不知道任何I/O访问的语义信息,因而不能充分利用I/O访问的语义来预取下一时刻要访问的数据,只能利用较简单的方式如I/O访问的局部性、顺序访问和循环访问等特性来实现简单的预测.为此,本文根据存储系统的特点提出了实用且高效的基于连续度的聚类算法来发现密集读请求访问的区域,并采用ARMA时间序列模型来预测密集读请求可能访问的区域及访问时刻,为正确的预取提供了准确的信息.为提高预取的准确性,并采用了动态参数估计的策略.通过大量实验的结果验证了这两种算法的正确性和预测的准确性,能较大的提高存储系统的预取效率.     

一种基于预取感知接纳策略的查询结果缓存方法

针对搜索引擎查询结果缓存问题,提出了一种基于预取感知接纳策略的查询结果缓存方法,用于提高搜索引擎检索系统性能.查询结果预取导致查询结果页码的缓存缺失率具有显著差异性,结合该特性设计预取感知接纳策略,该策略包含查询评估模型以及模型特征选择方法.在该策略基础上,设计了一种查询结果缓存方法.在该搜索引擎两个月的大规模真实用户查询日志上的实验结果表明,与传统的典型方法相比,该方法可以获得6.38%～11.99%的缓存命中率提升.     

一种提高磁盘阵列I/O性能的策略

通过资源重复途径构的磁盘阵列Ｉ／Ｏ系统,有效地提高了Ｉ／Ｏ系统的数传率和响应时间。但是、由于Ｉ／Ｏ负载大的使用环境,常规阵列控制策略不能较好地发挥阵列系统的性能。本文提出了一种适合于Ｉ／Ｏ负载变化大的改进阵列控制策略,并分析这种改进策略的Ｉ／Ｏ性能,阳后用ＱＢＥＮＣＨ分别对常规策略和改进策略测试了Ｉ／Ｏ响应时间和数传率。     

基于对象存储的机群文件系统数据通路

介绍基于对象存储的机群文件系统——LionFS所采用的关键技术,包括直接递送的数据传输机制以及基于前端负载访问信息的预取技术。性能测试表明,采用预取技术后数据通路可以“并发流水”,读带宽增长了70%,直接递送操作使读、写性能分别提高24%和28%。     

基于双倍步长数据流的硬件预取机制

硬件数据预取技术可以有效提升处理器的访存性能,但传统流预取策略存在预取不及时的问题。为此,提出一种双倍步长流预取策略,并设计对应的预取部件结构。预取部件自动检测数据流的固定步长并将该步长扩大为原有的2倍,以计算预取地址。实验结果表明,加入该预取部件后,运行SPEC2006测试集的整数应用与浮点应用时,处理器性能最高可分别提升45%与57%,针对Cache Miss率较高的应用,该预取部件可以有效隐藏访存延时。     

WebGIS应用中的远程对象预获取策略研究

WebGIS系统采用什么样的对象预获取策略取决于用户的预获取模式。本文首先介绍了基于分区的对象预获取策略的基本概念，然后针对具有空间局域性的用户获取模式，提出了一种基于希尔伯特曲线的预获取策略，主要讨论了如何解决预获取决策加的两难问题，并给出了算法和性能分析，实验结果表明，该方法在确保减少平均响应时间的前提下，能有效地降低网络流量增加率。     

容错磁盘阵列的性能模型

本文以排队论为工具，建立了容错磁盘阵列的Ｍ／Ｇ／１排队模型，并在此基础上分析了ＲＡＩＤ的平均响应时间，稳定数据传输率等重要性能指标；比较了同步和异步ＲＡＩＤ的性能差异，最后提出了以吞吐率作为衡量ＲＡＩＤ性能的综合指标，并给出了确定最大吞吐率的定量。     

面向随机读的磁盘阵列中的串内并发I／O技术研究

本文将SCSI总线协议中的失连一再选技术应用于磁盘阵列，使得磁盘阵列中同一串上各个磁盘之间高度并行，从而显著地提高随机读的性能。测试表明了并发技术的有效性。     

大规模C++工程单元测试性能优化研究

为了解决自动化单元测试工具在测试大规模C++工程时经常发生内存溢出故障且耗时较长这一问题,在测试流程中引入了缓存优化技术,并提出了一种面向不同测试方式的缓存优化方法;当用户直接对整个工程进行测试时,系统将采用缓存预取的方式,通过设计的缓存预取模型,在缓存出现读缺失之前为其提供数据块;当用户对单个文件进行测试时,系统将采用改进的GDSF替换算法进行缓存替换;实验表明,该方法能够有效地避免此类单元测试工具发生内存溢出故障并减少了测试的时间,使其支持的被测工程规模由5 000行左右增加至十几万行,大大提升了系统的性能。     

非线性规律访存操作的数据预取技术

编译器在静态分析方式下很难对程序的非线性规律访存操作进行正确的数据预取.但采用profiling技术可以得到程序运行时候的访存规律,利用这些信息可以精确地插入数据预取指令.基于stride profiling技术,提出了新的信息收集类型stride iterative,更精确地反映程序执行时访存指令的实际行为,并结合别名分析的结果调整对同一cache行的数据预取,得到比普通数据预取更好的预取性能.安腾2上运行CPU2000的12个整型测试例子平均有8.54%的性能提升,其中mcf性能提升达到了77.87%.     

NAND Flash控制器的BCH编/译码器设计

提出一种应用于NAND Flash控制器的并行BCH编/译码器,在译码阶段引入流水线操作和分组预取译码操作,提升BCH码的译码效率。实验结果表明,在NAND Flash的2 KB页读取操作中,该编/译码器纠正8 bit的随机错误只需要565个周期的译码时间,是采用按页预取译码方式所需时间的1/4。     

Effectiveness of Dynamic Prefetching in Multiple-Writer Distributed Virtual Shared-Memory Systems

We consider a network of workstations (NOW) organization consisting of bus-based multiprocessors interconnected by a high latency and high bandwidth interconnect, such as ATM, on which a shared-memory programming model using a multiple-writer distributed virtual shared-memory system is imposed. The latencies associated with bringing data into the local memory are a severe performance limitation of such systems. To make the access latencies tolerable, we propose a novel prefetch approach and show how it can be integrated into the software-based coherence layer of a multiple-writer protocol. This approach uses the access history of each page to guide which pages to prefetch. Based on detailed architectural simulations and seven scientific applications we find that our prefetch algorithm can remove a vast majority of the remote operations, which improves the performance of all applications. We also find that the bandwidth provided by ATM switches available today is sufficient to accommodate prefetching. However, the protocol processing overhead of available ATM interfaces limits the gain of the prefetching algorithms.     

Performance and Optimization of Data Prefetching Strategies in Scalable Multiprocessors

Prefetching is one of several techniques for hiding and tolerating the large memory latencies of scalable multiprocessors. In this paper, we present a performance model for analyzing the limits and effectiveness of data prefetching. The model incorporates the effects of program behavior, network characteristics, cache coherency protocols, and memory consistency model. Our results indicate that, as long as there is enough extra network bandwidth, prefetching is very effective in hiding large latencies. In machines with sufficiently large caches to hold the program working set, the intra- and internode cache interference is marginally low enough to have any significant impact on prefetching performance. Furthermore, we reveal the fact that the effective prefetch distance plays a vital role and adapts extremely well to changes in cache miss rates and remote latencies, thus allowing prefetches to be more effective in hiding latency. An adaptive algorithm is provided to optimize the prefetch distance. This is based on the dynamic behavior of the application, interconnection network, and distributed caches and memories. This optimization of the prefetch distance constitutes a significant advantage of prefetching over other latency tolerating techniques, such as multithreading. We show that the prefetch distance can be chosen constant, program-dependent, or decided by performance information. The optimal distance could be adaptively determined using both compile-time and runtime conditions. Our results are therefore useful not only to compiler writers, but also for the development of runtime support systems in multiprocessors. In large-scale systems, in which network traffic control predominates the performance, the ultimate goal is to match program behavior with machine behavior.