存储器

CY7C0833：双端口RAM；TransFlash：存储器模块；K7R643684M：SRAM；M45PE10／20：闪存     

IDT7007高速双端口RAM及其应用

IDT7007是IDT公司推出的异步高速双端KRAM,早用它可以实现两个CPU之间的数据通信。文章介绍了IDT7007静态RAM芯片的结构、特点、功能和工作原理,并给出了典型的应用电路。     

FPGA片内高速存储器的设计和应用

当前在高速数据采集和信号处理系统中，高速存储器的应用十分普遍，而FPGA片内存储器是大存储量高速存储应用的可行方案。本文在简要说明FPGA片内存储器结构和特性的基础上，介绍了片内存储器的构造和仿真方法，并给出了双端口RAM应用的工程实例。FPGA片内存储器容量大、速度高，其设置灵活，便于升级，能够大大简化系统的设计，完全可以满足高速存储的设计要求。     

FPGA双端口存储器映射优化算法

FPGA存储器映射算法负责将用户的逻辑存储需求映射到芯片中的分布式存储资源上实现。前人对双端口存储器的映射算法研究相对较少,成熟的商业EDA工具的映射结果仍有不少改进空间。该文分别针对面积、延时、功耗这3个常用指标,提出一种双端口存储器映射的优化算法,并给出了具体配置方案。实验表明,在面向简单存储需求时,与商用工具Vivado的映射结果一致;在面向复杂存储需求时,面积优化和功耗优化的映射结果对比商用工具改善了至少50%。     

基于FPGA的外部存储器设计

为了提高雷达海量数据的处理速度,采用FPGA设计了一种高速外部存储器,通过多次实验,验证了设计方法的可行性。高速外部存储器可以有效地提高数据存储速度,节约读／写时间,从而满足信号处理的高速实时的要求。这种方法充分利用FPGA设计方便,SDRAM和FLASH的存储读写速度快的优势,具有成本低廉,兼容性强,易于工程实现的特点。     

基于FPGA的高速数据采集分析系统的设计

为了实现对模拟量的高速采集与快速傅里叶分析,提出了一种基于FPGA的高速数据采集分析系统的设计方案,系统采用Cyclone系列FPGA配合高速A/D转换器,并使用了Altera公司的定制快速傅里叶分析集成核,通信与上位机采用RS 232串行通信标准协议配合基于Matlab GUI的上位机分析软件,并对多组高频模拟信号进行了高速数据采集与快速傅里叶分析实验,同时在上位机分析软件中实时显示出分析结果。实验结果验证了快速傅里叶分析理论,实现了低成本、高性能数据采集分析系统的设计完成。     

FPGA中嵌入式块存储器的IP软核设计

以集成电路的快速发展与广泛应用为契机,针对FPGA开发过程中IP软核可复用的特点,提出一种提升FPGA嵌入式块存储器工作频率的IP软核设计方法。利用软件对不同读写类型和不同输入位宽的数据进行预处理,获取所需的硬件资源开销,并生成相应的硬件描述语言。IP软核设计时,在使用固定硬件资源的情况下,通过优化数据预处理方法,以及改变在综合阶段布局布线的处理结果,提高了工作频率。对设计的IP软核进行测试验证,结果表明,该设计方法生成的IP软核的功能和性能指标均符合设计要求,其工作频率最高可提升25.56%。     

基于FPGA和UART的数据采集器设计

设计一种基于FPGA和UART串口传输技术的数据采集器.设计中采用12位、20 Msample/s的ADS805高速A/D芯片和Altera公司的Cyclone系列FPGA芯片.整个设计完全采用硬件逻辑,集成在一片FPGA内,不需要微处理器,实现了数据的采集、缓存和UART串口的发送与接收,设计电路简单,具有较高的采集速度,传输接口通用性强,便于互联;FPGA的重构性和通用性,也便于设计功能的升级.     

基于FPGA技术的异步双端口RAM设计与实现

1.引言 在高速数据采集和处理系统中,随着采样数据量的增大及信息处理任务的增加,对数据传送的要求也越来越高.在系统或模块间如果没有能够高速传送数据的接口,则在数据传送时极易造成瓶颈堵塞现象,从而影响整个系统对数据的处理能力.所以,高速并行数据接口的研制在信息处理系统中占有非常重要的地位.     

基于FPGA的多通道高速数据采集存储器设计

提出了一种基于FPGA的遥测系统数据存储器的设计,并详细介绍了其工作原理。在设计中特别采用了模拟信号与数字信号混合编帧的新方法,并结合2片Flash芯片进行备份存储,实现了对2路音频信号、2路图像信号以及1路高速图像PCM码流的采集和存储。经实际应用,证明了该系统的可行性及有效性。     

基于FPGA的SD卡控制器设计

以FPGA为平台,设计了采用SPI接口的SD卡控制器.整体设计用Verilog HDL硬件描述语言实现,同时采用数据缓存(First In First Out,FIFO)技术解决实际应用中的时序问题,最终实现了整体设计功能.本设计充分发挥了FPGA所具有的开发周期短、处理能力强等特点,已成功应用于音频芯片采集的数据存储...     

基于FPGA和NAND Flash的存储器ECC设计与实现

针对以NAND Flash为存储介质的高速大容量固态存储器,在存储功能实现的过程中可能出现的错“位”现象,在存储器的核心控制芯片,即Xilinx公司Virtex-4系列FPGA XC4VLX80中,设计和实现了用于对存储数据进行纠错的ECC算法模块。在数据存入和读出过程中,分别对其进行ECC编码,通过对两次生成的校验码比较,对发生错误的数据位进行定位和纠正,纠错能力为1 bit/4 kB。ECC算法具有纠错能力强、占用资源少、运行速度快等优点。该设计已应用于某星载存储系统中,为存储系统的可靠性提供了保证。     

基于FPGA的数字视频多窗口内存地址生成器设计

通过变更地址计数器输出值到内存地址的映射关系,以最小的逻辑资源在单时钟周期内实现了数字视频处理中所需的内存地址偏移与跳变计算。阐述了该方法在数字视频并行处理中的基本应用、基本的设计与分析思路,以视频处理中常用到的逐行、逐列扫描方式为实例,介绍了行向窗口分布、列向窗口分布以及混合窗口分布的地址复换器的FPGA逻辑设计和仿真结果,并给出了地址映射变换关系的数学表达式。以基于FPGA的视频传输系统为实例,描述了多种地址生成器的设计方法与具体应用形式。     

基于FPGA的FIFO设计和应用

为实现目标识别与跟踪的应用目的,在基于TMS320DM642的FIFO基础上扩展存储空间,提出一种基于FPGA实现SDRAM控制器的方法.分析所用SDRAM的特点和工作原理,介绍FPGA中SDRAM控制器的组成和工作流程,给出应用中读SDRAM的时序图.FPGA采用模块化设计,增强SDRAM控制器的通用性,更方便地满足实际需求.     

基于CPLD/FPGA芯片的音乐存储与回放系统的设计

采用复杂可编程逻辑器件/现场可编程门阵列(CPLD/FPGA)芯片和VHDL硬件描述语言,以及层次化的自顶向下的工程设计方法,实现一个由数控分频器控制的音乐存储与回放演奏系统,同时可用4位拨码开关进行乐谱的存储及乐曲的演奏功能播放选择,以及用16×16点阵序列动态显示所选乐曲名称。研究表明,采用CPLD/FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法。     

Virtex-Ⅱ Pro的嵌入系统设计与应用

介绍了采用Xilinx新一代FPGAVirtex-Ⅱ Pro芯片进行嵌入系统设计的方法,并结合设计应用实例,描述了嵌入处理器内核Power PC405的功能和与外围设备的连接,以及设计时的方法和开发工具。FPGA片内逻辑采用VHDL语言设计应用软件采用C语言设计,并在Virtex-II Pro系列芯片上实现验证。     

基于FPGA的超宽带波形设计及应用

文中介绍了一种基于高速现场可编程门阵列(FPGA)加上高速数字模拟转化器(DAC)的超宽带任意波形产生的方法,详细阐述了数字上变频技术(DUC)、并行数控振荡器(NCO)和多相有限长单位脉冲响应(FIR)滤波器的原理,提出了基于多相FIR滤波和并行NCO结构的DUC实现方法。该方法最大的特点就是降低了运算速度,便于在FPGA内实现,从而可直接产生带宽大于1 GHz 的任意波形。最后介绍了该方法在工程中的应用,并给出了测试指标。此方法已广泛应用于各类宽带雷达上     

基于FPGA的数字存储示波器

数字示波器由程控放大电路、采样保持电路、高速数据采集、示波显示调理4个模块组成。系统以FPGA（现场可编程门阵列）为控制核心,FPGA内嵌RAM存储波形数据,终端采用X、Y轴方式显示,低频段实现了10^6次采样／s实时采样,高频段实现了200MHz等效采样,等效采样时钟由FPGA内置锁相环时钟分频得到,分频算法经优化具有极高的精度,被测波形频谱覆盖了20Hz～10MHz,波形显示无明显失真。