新一代运载火箭时序仿真系统信号完整性分析

新一代运载火箭时序仿真系统具有数字电路速度快、集成度高的特点,系统要求发出多路高精度时序、时串信号以满足新一代运载火箭地面测试设备的检查与校准需求,因此信号完整性问题在系统设计中不容忽视;针对仿真系统的典型模块(USB 3.0 Superspeed差分线、FPGA外设数据走线、时钟走线)进行建模分析仿真得出PCB硬件电路设计参数,给出时序仿真系统设计信号完整性问题的抑制和解决方法,优化了板级信号质量,改善系统可靠性、工作连续性和输出精度,可有效提高新一代运载火箭测试效率和测试可靠性.     

高速大容量DDR微系统过孔串扰研究

随着高速数字微系统中DDR总线信号传输速率与系统集成度的不断提高,过孔串扰问题成为影响系统信号完整性的不可忽视的因素之一。基于电磁耦合理论,通过建模仿真方法量化分析了过孔串扰的主要影响因素以及串扰噪声对信号质量的影响,在此基础上提出了过孔设计的主要原则以及减小串扰噪声的优化设计方法;介绍了一种正反面腔体结构系统级封装的信号处理微系统基板,结合JEDEC标准对DDR3总线进行了仿真分析与评估,通过以上方法优化过孔串扰大大改善了DDR总线的信号完整性,验证了该方法的正确性与有效性。     

基于时域有限差分法的IBIS模型修正

针对高速电路设计中IBIS模型仿真精度较差问题,将时域有限差分算法与IBIS模型相结合。通过实验对高速PCB设计中常见的结构(完整接地面、狭缝和过孔)进行了信号完整性分析,结合时域有限差分法改进的波形、speed2000仿真波形与实际测量的波形三者之间的比较,结果表明该修正算法可以显著提高仿真模型的准确度,达到提高设计成功率,缩短研发周期,降低成本的功效。     

基于龙芯处理器网络计算机的设计与实现

设计并实现了一个网络计算机系统方案.该方案采用国产高性能龙芯2E处理器和自主设计的北桥,对于主板上的电源设计、北桥设计、信号完整性等关键问题给出了相应的解决方法.针对信号完整性问题提出了先期约束后期仿真的布线机制,提高了高速信号系统板级设计的可靠性.理论分析和实验结果表明,该方案是一个通用可靠的龙芯2E板级系统方案.     

高速多层板过孔分析与仿真

过孔效应已经成为制约高速PCB设计的关键因素之一,介绍了高速PCB设计中过孔对信号完整性的影响,尤其对于高速多层板过孔的特性进行了详细分析,并采用软件对多层印刷电路板上的过孔模型进行了仿真,着重分析了Stub对过孔传输特性所产生的影响,以及Back-drilling工艺的优势,仿真结果对高速PCB设计具有实际指导作用.     

高速SERDES的多板传输技术与SI仿真

随着SERDES传输速率达到10Gbps,高速PCB上的信号传输尤其是多板间传输,已经成为高速设计的实现难点。高速PCB及其要素的设计、分析、仿真,以及高速传输链路的设计优化,是多板SERDES传输实现更高速率的关键。本文对高速串行SERDES的原理和架构进行了深入分析,研究了多板传输中影响信号完整性（SI）的关键因素和建模优化方法;最后,针对实验电路板建立了多板仿真模型,对实际的SERDES差分网络进行了仿真分析。     

信号完整性分析之分支线的阻抗控制

随着电子系统和电路设计全面进入高速信号设计领域,信号完整性问题已经成为电子设计的一个瓶颈.针对分支线结构电气网络所遇到的信号完整性问题进行了深入分析,指出了通过阻抗控制来解决信号反射问题的方法,并且用电路模型仿真验证了方法的有效性.     

基于HFSS的差分信号回流路径设计与仿真

为满足高速电路中差分信号对信号线的低反射与高传输的设计要求，通过对差分信号线的电磁场分布与耦合情况的理论分析，提出了差分信号回流路径的一种优化方案，并给出了建模仿真的方法。运用三维电磁仿真软件HFSS通过在模型中设置参考平面、过孔相关信息等操作分别对差分信号的回流路径进行设计与仿真，利用S参数及模型电场分布分析差分信号的信号质量。仿真结果表明，本优化方案能够有效降低信号线的反射，提高信号线的传输性能与信号完整性。     

基于龙芯处理器的网络防火墙系统的设计与实现

设计并实现了一个网络防火墙计算机系统方案。该方案采用国产高性能龙芯2E处理器和Linux操作系统,并对防火墙系统软件的核心策略、硬件结构设计、高速信号完整性设计、网络数据包吞吐率和延时的测试方法等关键问题给出了相应的解决方法。针对信号完整性问题提出了先期约束后期仿真的布线机制,提高了高速信号系统板级设计的可靠性。给出了网口数据包吞吐率和延迟这两项评估防火墙性能的关键指标的测量和计算方法。板级仿真和实际网络性能测试数据表明,该方案是一个通用且安全可靠的防火墙系统方案。     

DDR3系统混合建模与协同仿真

DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压、片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但设计实现高数据率仍然比较困难.针对某自研处理器及服务器主板设计,采用混合建模方法,建立了由芯片I/O、封装、PCB、过孔、连接器和DIMM条组成的DDR3的全通道信号完整性仿真平台,通过频域仿真,比较通道中各种无源组件引入的插损和回损,通过时域仿真,分析各组件对接收眼图的不同影响程度,实现Chip,Package,PCB的协同仿真与设计优化,达到了预期指标.     

基于PCI Express的高速串行电路仿真研究

为了解决在基于PCI Express的高速串行电路中潜在的信号完整性问题,获得电路设计过程所需要的依据,对电路设计进行了预先验证.通过对高速电路相关理论的研究,结合工程实际,提出一套对基于PCI Express的高速串行电路仿真的方法.该方法可以对电路仿真过程中所存在的信号完整性问题进行分析,从而找出导致问题出现的具体...     

基于FPGA的CompactPCI Express通信接口模块设计研究与实现

通信接口模块用于扩展CompactPCI Express总线工业控制计算机系统的通信接口。模块采用FPGA固核实现PCI Express接口,并且在FPGA内部实现各种总线接口的IP核,使电路设计高度集成化。在电路设计过程中通过仿真保证了高速串行电路的信号完整性。模块已经投入使用,在应用过程中性能稳定。     

基于PCB仿真的高速时钟电路设计研究

随着电子线路设计复杂程度的增加，以及人们对于电路性能要求的不断提高，对于高速电路设计的仿真显示出越来越重要的地位。该文主要介绍了基于信号噪声分析软件(SigNoise)对于印刷电路板(PCB)的仿真，并对高速时钟电路设计中的传输线距离考虑、匹配电阻设计、PCB布线形状进行了深入的研究。文中对于高速数字电路信号完整性和电磁兼容性的分析，对于电子线路的设计具有很好的参考价值。     

基于Hyperlynx的高速数据传输板SI研究

电子设计领域的快速发展,使得由集成电路构成的电子系统速度越来越高,PCB板的信号完整性问题已经成为高速电子系统设计能否成功的关键。本文介绍了信号完整性仿真的流程,并利用集成电路的IBIS等仿真模型以及Hyperlynx仿真工具等,对高速数据传输板的时钟和数据等关键信号进行了详细的信号完整性后仿真分析,验证了该高速数据传输板PCB布线设计的正确性。在工程应用中,该高速数据传输板运行稳定可靠,满足设计要求。     

航空涡轴发动机转速与扭矩信号的仿真研究

针对航空涡轴发动机转速与扭矩信号的仿真问题,分析检测发动机转速与扭矩的原理以及信号特性,创新提出在ZYNQ平台上实现仿真信号的合成方法。采用基于直接频率合成器的设计,计算分辨率、数据位宽、无杂散动态范围等参数以及分析对精度的影响。为保证实时性要求,依托片上高速数字总线AXI4控制频率和相位的设置,产生两路同步数字正弦信号,通过比较、滤波与合成实现仿真信号的输出。在硬件方面,采用数模转换与信号调理电路,在保证各项性能指标前提下,优化了器件选型,同时增加输出接口保护,避免因静电或误操作引起的故障。实际使用情况表明,仿真信号精度高、运行稳定可靠,目前已被应用到多个航空涡轴发动机的实验项目。     

采用RS编码的改进高速数据传输平台实现

为了满足部分工业控制系统的高速、单向数据传输需求,基于Aurora协议和PCIE接口设计了高速数据传输平台,在AX7325开发板上完成逻辑电路设计和实验仿真。采用RS编码技术,改善了单向传输中高误码率和数据包丢失的情况,并实现了多个RS编译码单元并行处理的管理控制。经过仿真和板级实验,所设计的改进高速数据传输平台可满足传输速率要求,性能稳定,误码率低。     

一种时序型总线硬件木马的植入与检测

RS总线集成电路在航空航天及工业控制领域具有广泛的应用,随着集成电路硬件木马的检测成为研究热点,作为总线硬件木马研究领域的分支,其设计越来越受关注。在常规时序型硬件木马的基础上,针对RS232总线集成电路,设计一种基于可逆计数器的时序型总线硬件木马。采用Xillix公司的ISE软件在RTL层设计相应的RS232总线Verilog代码,并在常规和可逆时序型硬件木马触发阈值呈等差递增的条件下进行Modelsim仿真分析,结果表明,在总线功能需求复杂和传输数据较多的情况下,可逆时序型木马比常规时序型硬件木马具有灵活性和较低的触发率,隐蔽性更强。     

基于HyperLyrix的数字电路设计综合仿真方法

针对数字电路系统设计中存在的信号完整性、散热、电磁兼容性(EMC)等问题,结合Hy-perLynx仿真软件提出了一种综合仿真方法。通过雷达信号处理机的设计实例,详细描述了HyperLynx各仿真模块的功能和特点,为数字电路系统设计与仿真提供了重要参考。     

一种高效率的多天线信号检测方案的设计与实现

为了满足现代无线通信系统对于信号检测环节高吞吐、低资源消耗的设计需求,针对现有方案从组合逻辑、数据处理能力、模块耦合度等方面进行优化并提出一种高效率的多天线信号检测方案。该方案结构精简、易于流水线实现,结合DDR3高速读写数据的优势并采取基于AXI4-Stream接口封装的技术,极大地提高了检测环节的数据处理效率。以ZYNQ-7100为硬件平台,通过仿真验证了该方案的准确性及优越性。该方案为现有LTE-A系统基带核心处理部分提供了解决方案,同时对其他信号检测类产品IP的设计也有一定参考意义。